数字集成电路课后习题1-4章作业解析

VOH = VGG − VT = VDD − VT 0 + γ
(
(V
SB
+ 2 φf − 2 φf
))
= VGG − VT 0 − γ VOH + 2 φ f + γ 2 φ f = 1.6 − 0.4 − 0.2 VOH + 0.88 + 0.2 0.88 = 1.388 − 0.2 VOH + 0.88
QOX 6 ×1011 ×1.6 ×10−19 0.06 V = = COX 1.6 ×10−6 VT0 =−0.99 − (−0.88) − (−0.188) − 0.060 =+0.018 V
计算 PMOS 器件的阈值电压： kT N D 3 ×1017 = φFn = ln 0.026 ln = 0.44 V q ni 1.4 ×1010
VOL 2 (0.1×10−4 )(8 ×106 )(1.6 − VOL − 0.4) 2 1 270 1.2 0.4 V − − ( ) OL = 0.1 VOL 2 (1.6 − VOL − 0.4) + 0.6 1 + 0.6
+0.99 V φGC = φFn − φG ( gate ) = 0.44 + 0.55 = QB 0 3 ×10−7 = = +0.188 V QB 0 = 3 ×10−7 C / cm 2 COX 1.6 ×10−6 QOX 6 ×1011 ×1.6 ×10−19 = = 0.06 V COX 1.6 ×10−6 VT0 =0.99 − (+0.88) − (+0.188) − 0.060 =−0.138 V
VOH = 1.11V 由此可知，VGG 实际要大于 1.6 V，接近 1.7 V，才能使 VOH 达到 1.2 V。 计算 VOL 时忽略体效应， ∴
µ N Cox WI LI VOL 1 + ECN LI
VOL 2 WLν sat Cox (VGG − VOL − VTL ) 2 V − V V − ) ( DD TI OL = 2 (VGG − VOL − VTL ) + ECN LL
可算得： F =AB + AC + BC =( A + B )( A + C )( B + C )
b. F = DC A + DCA + D A C + D CA D AC 0 1 00 01 0 0 1 1 Table 3 11 1 0 10 1 0
可算得：
F =D A + DA =( A + D ) ( A + D )
ρ
P4.1. 见图 P4.1。 a. 当输入为高电平时，除了 CMOS 反相器以外的其它反相器都需要消耗静态功 耗。对于前三个反相器而言，当输入为高电平的时候，总是有一个静态电流从 VDD 流向 GND。 b. 当输入为低电平时，所有反相器都不消耗静态功耗，因为 VDD 和 GND 之间是 断开的。 c. 除了饱和增强型反相器外，其它反相器的 VOH 都为 1.2 V。 d. 只有 CMOS 反相器的 VOL 为 0 V。 e. 除了 CMOS 反相器，其它反相器的工况都取决于晶体管（负载和反相）的尺寸 比。
(d) 晶体管工作在饱和区： I DS = Wν sat Cox (VGS − VT ) 2 (VGS − VT ) + Ec L
= (0.4)10−4 (8 ×106 )(1.6 ×10−6 ) I DS
(0.8 − 0.4) 2 = 82 µ A (0.8 − 0.4) + 0.6
P3.11 促使互连线从 Al 转换到 Cu 的主要因素是互联电阻和电迁移(Electromigration)。因 为铜的电阻率更小，同时不易受电迁移的影响。但铜也有自身的问题，它容易氧 化，因此铜线需要包覆起来，防止氧化。 开发低 K 电介质，主要是为了减少信号延迟和互连线间的电容耦合。目标值为 2。 开发高 K 电介质是用来作为 MOS 器件的栅氧化层。它在保持栅电容不变的情况下 允许栅氧化层做得厚一些，因此可以有效地减少栅极与衬底间的漏电流，提高器件 的可靠性。
P1.3 a.
F AB + BC =
= AB + BC = AB + BC
A B C
b.
F = A⊕ B ⊕C
= ABC + ABC + ABC + ABC = ABC + ABC + ABC + ABC = ABC ⋅ ABC ⋅ ABC ⋅ ABC
P2.1
a) 零偏压阈值电压 VT0 计算公式为 VT 0 =VFB − 2φF −
VOH = 0.734 V
计算 VOL 时忽略体效应，
∴
µN WI LI VOL 1 + ECN LI
VOL 2 WLν sat (VDD − VOL − VTL ) 2 V − V V − ( ) DD TI OL = 2 (VDD − VOL − VTL ) + ECN LL
qN I = QI NI = QI q
对于(a)中的 NMOS 器件： Q 0.6 ×10−6 NI = − I = − = 3.82 ×1012 ions / cm 2 (P 型) q 1.6 ×10−19 对于(a)中的 PMOS 器件：
QI (1.6 ×10−6 )(0.4 − 0.138) 2.62 ×1012 ions / cm 2 (N 型) − = − = NI = −19 1.6 ×10 q
P1.1
先构建真值表，再依据真值表画出卡诺图。然后找到 1 作为积之和，找到 0 作为和 之积。 a. F = CBA + CBA + CBA + CBA A 0 0 0 0 1 1 1 1 C AB 0 1 B C 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1 Table 1 00 01 0 0 0 1 Table 2 F 0 0 0 1 0 1 1 1 11 1 1 10 0 1
QB COX
计算每个部分得到 NMOS 阈值电压：
ln i = −0.026 ln = −0.44 V φFp = 10 −0.44 − 0.55 = −0.99 V φGC =− φFp φG ( gate ) = 4ε 0 = 3.5 ×10−13 F/cm ε OX = QB 0 =−3 ×10−7 C / cm 2 COX = 1.6 ×10−6 F/cm 2 QB 0 −3 ×10−7 = =−0.188 V COX 1.6 ×10−6 kT q n NA 3 ×1017 1.4 ×10
P4.2. 见图 P4.2。 a. 电阻负载型 VOH = VDD VOL = VDD VDD = 1 + kRL (VDD − VT ) 1 + µ C W R V − V N OX L ( DD T) L 1.2 = 0.034 V 1 1 + ( 270 ) (1.6 ×10−6 ) (10 ×103 ) (1.2 − 0.4 ) 0.1
b. 饱和增强型
VOH = VDD − VT = VDD − VT 0 + γ
(
(V
SB
+ 2 φf − 2 φf
))
= VDD − VT 0 − γ VOH + 2 φ f + γ 2 φ f = 1.2 − 0.4 − 0.2 VOH + 0.88 + 0.2 0.88 = 0.988 − 0.2 VOH + 0.88
P2.4
指导方针：比较 VGS 和 VT 决定器件导通与否（此处的 VT 可能涉及到体效应）。另 外，还要比较 VDS 和 VDSAT 来判断是在线性区还是饱和区。 a. 截止 VGS = VG − VS = 0.2 − 0 = 0.2V V = V = 0.4V T T0 ∴ VGS < VT b. 截止 VGS = VG − VS = 1.2 − 1.1 = 0.1V = = V V 0.4V T T0 ∴ VGS < VT c. 线性 VGS = VG − VS = 1.2 − 0 = 1.2V = = V V 0.4V T T0 ∴ VGS > VT 不在饱和区的判断依据： = VDSAT VGS − VT ) EC L (1.2 − 0.4 )( 6 )( 0.2 ) (= = VGS − VT + EC L 1.2 − 0.4 + ( 6 )( 0.2 ) VDS = 0.2V ∴ VDS < VDSAT d. 饱和 VGS>VT ， VD > VG 肯定工作在饱和区。对于长沟道器件，如果满足这个关系 就工作在饱和区。而发生速度饱和的短沟道器件的 VDSAT 比长沟道器件的要 小，如果电压偏置能使长沟道器件饱和，那么肯定能使速度饱和的短沟道器件 饱和。 0.48V
P2.5
先计算 VG 对应的 VX 最大值，如果这个值小于漏极电压 VD，那么 VX = VX ,max ，否则 VX = VD 。 VX 最大值为 VG − VT ，由于体效应的存在，此处的 VT ≠ VT 0 。 VX ,max = VG − VT = VG − VT 0 + γ =VG − VT 0 − γ
对于(b)中的 PMOS 器件： Q (1.6 ×10−6 )(1.24 − 0.4) − I = − = 8.4 ×1012 ions / cm 2 (P 型) NI = −19 q 1.OS 用 N 型多晶硅栅和 PMOS 用 P 型多晶硅栅算得的阈值 电压比较小，在沟道区使用与衬底相同的离子掺杂即可调整到期望值(NMOS：P 型注 入；PMOS：N 型注入)。如果我们在 MOS 管的栅极中采用跟衬底相同类型的离子注 入，得到的阈值电压很大，偏离期望值很多，调整起来比较困难。另外，源极和漏极 的制作过程采用自对准工艺，如果栅极的注入类型和源漏一致，一步即可完成离子注 入，简化了器件制作的工艺流程。