触发器练习题
20.RS触发器练习
一、判断题1.仅具有保持和翻转功能的触发器是RS触发器。
（）2.基本的RS触发器具有“空翻”现象。
（）3.为了使时钟控制的RS触发器的次态为1，RS的取值应为RS=01。
（）4.同步RS触发器只有在CP信号到来后，才依据R、S信号的变化来改变输的状态。
（）5.触发器能够存储一位二值信号。
（）6.触发器与门电路一样，输出状态仅取决于触发器的即时输入情况。
（）7.时钟脉冲的主要作用是使触发器的输出状态稳定。
（）8.主从触发器电路中，主触发器和从触发器输出状态的翻转是同时进行的。
（）9.组合逻辑电路的基本单元是门电路。
（）二、选择题1.或非门构成的基本RS触发器的输入S=1、R=0，当输入S变为0时，触发器的输出将会（）。
A.置位B.复位C.不变2.基本RS触发器74LS279的输入信号是（）有效。
A.低电平B.高电平C.保持不变3.同步RS触发器电路中，触发脉冲消失后，其输出状态（）。
A.保持状态B.状态会翻转C.置1D.置04.触发器引入时钟脉冲的目的是（）。
A.改变输出状态B.改变输出状态的时刻受时钟脉冲的控制C.改变输入状态5.仅具有置“0”和置“1”功能的触发器是（）。
A.基本RS触发器B.同步RS触发器C.D触发器D.JK触发器6.仅具有保持和翻转功能的触发器是（）。
A.JK触发器B.T触发器C.D触发器D.Tˊ触发器7.触发器由门电路构成，但它与门电路功能不同，主要特点是（）。
A.具有翻转功能B.具有保持功能C.具有记忆功能D.具有置“0”功能8.与非门构成的基本RS触发器的约束条件是（）。
A.S+R=0B.S+R=1C.SR=0D.SR=19.按触发器触发方式的不同，双稳态触发器可分为（）。
A.高电平触发和低电平触发B.上升沿触发和下降沿触发C.电平触发或边沿触发D.输入触发或时钟触发10.按逻辑功能的不同，双稳态触发器可分为（）。
A.RS、JK、D、T等B.主从型和维持阻塞型C.TTL型和MOS型D.上述均包括三、填空题1.RS触发器按结构不同可分为无时钟输入端的基本RS触发器和有时钟输入端的触发器。
数电触发器习题
数电触发器习题触发器是数字电路中常用的重要元件，用于存储和处理信息。
在数字电路的设计与实现中，经常需要使用触发器来完成不同的任务。
以下是一些关于数电触发器的习题，旨在帮助读者加深对触发器的理解和应用。
问题一：D触发器的真值表和特性方程D触发器是最简单的触发器之一，其输入信号为D（数据输入）和Clk（时钟输入），输出信号为Q（输出）和Q’（输出的补）。
请完成以下任务：1.给出D触发器的真值表。
D Clk Q Q’0 0 Q(n) Q’(n)0 1 0 11 0 Q(n) Q’(n)1 1 1 02.根据真值表，写出D触发器的特性方程。
Q(n+1) = D + Q(n) * Clk’Q’(n+1) = D’ + Q’ * Clk’问题二：JK触发器的真值表和特性方程JK触发器是一种可以实现各种功能的多功能触发器，其输入信号为J（置位输入）、K（复位输入）和Clk（时钟输入），输出信号为Q（输出）和Q’（输出的补）。
请完成以下任务：1.给出JK触发器的真值表。
J K Clk Q Q’0 0 0 Q(n) Q’(n)0 0 1 Q(n) Q’(n)0 1 0 0 10 1 1 0 11 0 0 1 01 0 1 1 01 1 0 \* \*1 1 1 \* \*注：*代表不确定状态。
2.根据真值表，写出JK触发器的特性方程。
Q(n+1) = (J * Q’(n)’)’ * (K’ * Q(n))’Q’(n+1) = (J’ * Q(n))’ * (K * Q’(n)’)’问题三：T触发器的状态转换图和特性方程T触发器是一种特殊的JK触发器，其输入信号为T（切换输入）和Clk（时钟输入），输出信号为Q（输出）和Q’（输出的补）。
请完成以下任务：1.绘制T触发器的状态转换图。
T触发器状态转换图注：图中S0、S1、S2、S3分别表示T触发器的四种状态。
2.根据状态转换图，写出T触发器的特性方程。
Q(n+1) = T * Q’(n)’ + T’ * Q(n)Q’(n+1) = T’ * Q’(n)’ + T * Q(n)问题四：D触发器与JK触发器的状态表达式转换已知D触发器和JK触发器的状态表达式分别为：D触发器：Q(n+1) = D + Q(n) * Clk’JK触发器：Q(n+1) = (J * Q’(n)’)’ * (K’ *Q(n))’请完成以下任务：将D触发器的状态表达式转换为JK触发器的状态表达式。
触发器试题
触发器试题
1、下列有关触发器的描述，错误的是（B）
A、触发器是一种特殊的存储过程，用户不能直接调用
B、触发器inserted表和deleted表有共同记录
C、触发器可以用来定义比check约束更复杂的规则
D、删除触发器可以哟弄DROP TRIGGER命令，也可以用管理平台操作
2、关于触发器的正确说法是（D）
A、D ML触发器控制表记录
B、DDL触发器实现数据库管理
C、D ML触发器不能控制所有数据完整性
D、触发器中的T-SQL代码在事件产生时执行
3、关于触发器的错误说法是（C）
A、游标一般用于存储过程
B、游标也可以用于触发器
C、应用程序也可以调用触发器
D、触发器一般是针对表
4、当触发器执行时，系统会创建临时表保存用户操作更改的行的新值和旧值，UPDATE操
作所涉及的旧值会被临时保存在（C）
A、u pdate表
B、inserted表
C、d eleted表
D、i nserted表和update表
5、如果有两个事物同时对数据库中同一数据进行操作，不会引起冲突的是（D）
A、一个DELETE和一个SELECT
B、一个SELECT和一个DELETE
C、两个UPDATE
D、两个SELECT
判断题
6、触发器基于一个表创建，但是可以针对多个表进行操作（对）
7、触发器（trigger）是一种特殊的存储过程（对）
8、触发器被定义以后，只有当用户调用它时才触发，用户不调用时，触发器不起作用（错）
9、可以根据完整性的需要，对某一个表定义SELECT触发器（错）
10、触发器主要是通过表操作事件进行触发而被执行的（对）。
触发器练习题
一、判断题1、用逻辑门构成的各种触发器均属于电平异步时序逻辑电路（）2、RS、JK、D和T四种触发器中，唯有RS触发器存在输入信号的约束条件（）3、与非门的输入端加有低电平时，其输出端恒为高电平。
（）4、数字电路可以分为组合逻辑电路和时序逻辑电路两大类。
（）5、时序逻辑电路中存在反馈，其输出不仅取决于当时的输入，还与电路的上一个状态有关。
（）6、组合逻辑电路的输出只与当时的输入有关，与电路的上一个状态无关，没有记忆功能。
（）7、触发器是时序逻辑电路的基本单元。
（）8、时序逻辑电路由组合逻辑电路和存储电路构成。
（）9、触发器的反转条件是由触发输入与时钟脉冲共同决定的。
（）10、组合逻辑电路任何时刻的输出不仅与该时刻的输入状态有关，还与先前的输出状态有关。
（）11、译码器、比较器属于组合逻辑电路。
12、数字电路可分为组合逻辑电路和时序逻辑电路。
13、全加器是实现两个1位二进制数相加并考虑低位进位的逻辑电路。
14、实现同一逻辑功能的逻辑电路可以不同15、译码是编码的逆过程。
16、寻找组合逻辑电路输入输出关系表达式的过程和方法,是组合逻辑电路的设计过程.17、公式化简法有时不容易判断结果是否最简.18、实现同一逻辑功能的电路是唯一的.19、加法器可以有并行进位加法器.20、七段显示译码器有共阳极和共阴极显示器两种接法.21、一个班级有80个学生，现采用二进制编码器对每位学生进行编码，则编码器输出至少5位二进制数才能满足要求22、高电平有效的显示译码器可驱动共阴极接法的数码管23、低电平有效的显示译码器可驱动共阳极接法的数码管24、高电平有效的显示译码器可驱动共阳极接法的数码管25、低电平有效的显示译码器可驱动共阴极接法的数码管26、同一CP控制各触发器的计数器称为异步计数器（）27、各触发器的信号来源不同的计数器称为同步计数器（）28、1个触发器可以存放2个二进制数（）29、D触发器只有时钟脉冲上升沿有效的品种。
《触发器》练习题
《触发器》练习题一、填空题1、数字电路可分为________________电路和________________电路。
2、触发器具有_________个稳定状态，在输入信号消失后，它能保持______________不变，即这种电路具有______________功能。
3、在CP脉冲作用下，根据输入信号J、K的不同组合状态，凡具有_____________、_____________、_____________和_____________功能的电路称为JK触发器。
４、同步RS触发器状态的改变与________________信号同步。
５、主从触发器是一种能防止_______________现象的实用触发器。
６、时序逻辑电路与组合逻辑电路的最大区别在于____________________________。
二、选择题1、为了提高抗干扰能力，触发脉冲宽度_________。
A、越宽越好B、越窄越好C、随意2、触发器电路如图1所示，其次态方程为_________。
A、Q n+1=1B、Q n+1=0C、Q n+1= Q nD、Q n+1=nQTC1Q Q _CP=1ATC1QQ_CP(1)(2)3、触发器电路如图2所示，当A=1时，其次态方程为_________。
A、Q n+1=1B、Q n+1=0C、Q n+1= Q nD、Q n+1=nQ4、要求JK触发器状态由0→1，其激励输入端JK应为____________。
A、JK=0⨯B、JK=1⨯C、JK=⨯0D、JK=⨯15、为了使同步RS触发器的次态为1，RS的取值应为___________。
A、RS=00B、RS=01C、RS=10D、RS=116、仅具有置0、置1功能的触发器称为__________。
A、JK触发器B、基本RS触发器C、D触发器7、仅具有翻转功能的触发器称为__________。
A、JK触发器B、T触发器C、D触发器D、T‘触发器8、基本RS触发器电路中，触发脉冲消失后，其输出状态__________。
最新触发器练习题
触发器练习题一、填空题1、触发器具有 个稳定状态，在输入信号消失后，它能保持 。
2、在基本RS 触发器中，输入端D R 或D R 能使触发器处于 状态，输入端D S 或D S 能使触发器处于 状态。
3、同步RS 触发器状态的改变是与 信号同步的。
4、在CP 脉冲和输入信号作用下，JK 触发器能够具有 、 、 、和 的逻辑功能。
5、对于JK 触发器，当CP 脉冲有效期间，若J=K=0时，触发器状态 ；若K J =时，触发器 或 ；若J=K=1时，触发器状态 。
6、与主从触发器相比， 触发器的抗干扰能力较强。
7、对于JK 触发器，若J=K ，则可完成 触发器的逻辑功能。
8、对于JK 触发器，若K J =，则可完成 触发器的逻辑功能。
二、判断题1、触发器有两个稳定状态，一个是现态，一个是次态。
（ ）2、触发器有两个稳定状态，在外界输入信号的作用下，可以从一个稳定状态转变为另一个稳定状态。
（ ）4、同步D 触发器的Q 端和D 端的状态在任何时刻都是相同的。
（ ）5、同一逻辑功能的触发器，其电路结构一定相同。
（ ）6、仅具有反正功能的触发器是T 触发器。
（ ）三、选择题1、对于触发器和组合逻辑电路，以下（ ）的说法是正确的。
A 、两者都有记忆能力B 、两者都无记忆能力C 、只有组合逻辑电路有记忆能力D 、只有触发器有记忆能力2、对于JK 触发器，输入J=0、K=1，CP 脉冲作用后，触发器的1+n Q 应为（ ）。
A 、0B 、1C 、可能是0，也可能是1D 、与n Q 有关3、JK 触发器在CP 脉冲作用下，若使n n Q Q =+1，则输入信号应为（ ）。
A 、1==K JB 、Q K Q J ==,C 、Q K Q J ==,D 、0==K J4、具有“置0” “置1” “保持” “翻转”功能的触发器叫（ ）。
A 、JK 触发器B 、基本RS 触发器C 、同步D 触发器 D 、同步RS 触发器5、边沿控制触发的触发器的触发方式为（ ）。
触发器复习题及答案
触发器复习题及答案班级： 姓名： 学号：4.1 分析图题4.1所示RS 触发器的功能，并根据输入波形画出Q 和Q 的波形。
4.2 边沿触发器接成图题4.3(a)、 (b)、 (c)、 (d)所示形式，设初始状态为0，试根据图(e)所示的CP 波形画出Q a 、Q b 、Q c 、Q d 的波形。
QQR S“1”(a )(b )(c )1234CP“0”4.3 维持阻塞D 触发器接成图题4.3(a)、 (b)、 (c)、 (d)所示形式，设触发器的初始状态为0，试根据图(e)所示的CP 波形画出Q a 、Q b 、Q c 、Q d 的波形。
(e)4.4 下降沿触发的JK 触发器输入波形如图题4.4所示，设触发器初态为0，画出相应输出波形。
DQ aDCPQ bDQ cDQ CP“0”(a )(b )(c )(d )CP JK“1”“0”“0”4.5 边沿触发器电路如图题4.5所示，设初状态均为0， 试根据CP 波形画出Q 1、Q 2的波形。
4.6 边沿触发器电路如图题4.6所示，设初状态均为0，试根据CP 和D 的波形画出Q 1、 Q 2的波形。
2CP“0”2CPD “0”4.7 边沿T 触发器电路如图题4.7所示，设初状态为0，试根据CP 波形画出Q 1、Q 2的波形。
Q Q 1234CP“0”习题答案4.1 输出波形如图题K4.1所示。
图题K 4.14.2 输出波形如图题K4.2所示。
图题K 4.24.3 输出波形如图题K4.3所示。
图题K 4.34.4 输出波形如图题K4.4所示。
CPJKQ图题K 4.44.5 输出波形如图题K4.5所示。
CPQ1Q2图题K 4.5 4.6 输出波形如图题K4.6所示。
图题K4.64.7 输出波形如图题K4.7所示。
图题K4.7。
触发器练习题
触发器练习题一、填空题1、触发器具有 个稳定状态，在输入信号消失后，它能保持 。
2、在基本RS 触发器中，输入端D R 或D R 能使触发器处于 状态，输入端D S 或D S 能使触发器处于 状态。
3、同步RS 触发器状态的改变是与 信号同步的。
4、在CP 脉冲和输入信号作用下，JK 触发器能够具有 、 、 、和 的逻辑功能。
5、对于JK 触发器，当CP 脉冲有效期间，若J=K=0时，触发器状态 ；若K J =时，触发器 或 ；若J=K=1时，触发器状态 。
6、与主从触发器相比， 触发器的抗干扰能力较强。
7、对于JK 触发器，若J=K ，则可完成 触发器的逻辑功能。
8、对于JK 触发器，若K J =，则可完成 触发器的逻辑功能。
二、判断题1、触发器有两个稳定状态，一个是现态，一个是次态。
（ ）2、触发器有两个稳定状态，在外界输入信号的作用下，可以从一个稳定状态转变为另一个稳定状态。
（ ）4、同步D 触发器的Q 端和D 端的状态在任何时刻都是相同的。
（ ）5、同一逻辑功能的触发器，其电路结构一定相同。
（ ）6、仅具有反正功能的触发器是T 触发器。
（ ）三、选择题1、对于触发器和组合逻辑电路，以下（ ）的说法是正确的。
A 、两者都有记忆能力B 、两者都无记忆能力C 、只有组合逻辑电路有记忆能力D 、只有触发器有记忆能力2、对于JK 触发器，输入J=0、K=1，CP 脉冲作用后，触发器的1+n Q 应为（ ）。
A 、0B 、1C 、可能是0，也可能是1D 、与n Q 有关3、JK 触发器在CP 脉冲作用下，若使n n Q Q =+1，则输入信号应为（ ）。
A 、1==K JB 、Q K Q J ==,C 、Q K Q J ==,D 、0==K J4、具有“置0” “置1” “保持” “翻转”功能的触发器叫（ ）。
A 、JK 触发器B 、基本RS 触发器C 、同步D 触发器 D 、同步RS 触发器5、边沿控制触发的触发器的触发方式为（ ）。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
RD
SD
两个输入端 “0”态 “1”态
正是由于引入反馈，才使电路 具有记忆功能D=1时
若原状态为“0” 态：
Q
置“0”！
若原态为“1”态：
§13.1.1 Q=1 Q=0
Q=0 Q=1
1 1
& a 0
RD
0 0 & b 0 1
Q
Q
0 1
& a 1 0
RD
1 0 & b 1
Q
1 1
0 1
1 Qn
18
例2：假设初始状态 Q n = 0 ，画出Q1和Q2 的波 形图。
J Q K Q
CP Q1
CP
Q1
Q2
CP
J Q K Q
Q2
• 看懂逻辑符号 ； • 熟练使用功能表 。
19
常用“专业术语”介绍
清除：使 RD= 0，输出端Q置0。
预置：使 SD = 0，输出端Q置1。
Q
Q
RD K C J SD
Qn+1 Qn 0 1
Qn
该触发器带有直接置位复位端 下降沿触发
13
§13.3
逻辑符号
D触发器 §13.2
功能表
JK触发器
该触发器带有直接置位复位端 上升沿触发
Q
Q
RDD C SD
D 0 1
Qn+1 0 1
例：画出D触发器的输出波形。
CP D Q
Q
14
13.4 T' 和T触发器
一、T' 触发器
Q
Q
Q
Q R
C
S
CP
逻辑功能：每来一个 时钟脉冲，输出的状 态就翻转一次，也叫 计数器。
15
功能表
逻辑符号:
Q
T 0 1
Qn1 Qn
Q
Qn
RD T C
SD
时序图：
CP T Q
16
时序图
CP
J
K Q
保持
J Q
T
17
例1：画出主从 JK 触发器输出端波形图。
J
0 0
K
0 1
Q n+1
Qn 0
CP J K Q
§13.1.2
不确定
Qn+1 为新状态， Qn 为原状态
基本触发器的功能表
逻 辑 符 号
Q
Q
RD SD 1 0 1 0 1 1 0 0
Q
Q
RD R C S SD
保持原状态 0 1 1 0 不定状态
11
§13.1
三、主从RS 触发器
RS触发器
§13.1.3
CP＝1时：主触发器打开，从触发器封锁 CP＝0时：主触发器封锁，从触发器打开
输出变为： Q 1 Q 0
输出保持： Q1 Q0
6
输入RD=1, SD=1时
保持！
§13.1.1
若原状态：Q 1 Q 0
Q
若原状态： Q 0 Q 1
Q
0 0
& a 1
RD
1 1 & b
Q
1 1
& a
0 0 & b
0 1
Q
1
0
1 SD
1
RD
1 SD
输出保持原状态：
Q1 Q0
Qn
4.D触发器
Q
Q
RDD C SD
D 0 1
Qn+1 0 1
33
5.T 触发器
T
J K
Q
T为0时，保持； T为1时，状态翻转
CP
Q
Qn1 TQn T Qn
6.T 触发器
1
CP
J K
Q
Qn 1 Qn
计数功能
Q
7.D 触发器
D
1
J K
Q
Qn 1 D
34
CP
Q
CP S R
Q
Q
#
25
13-5
在下图所示输入信号激励下，试分别画出TTL主从型
和CMOS边沿型JK 触发器Q 端的波形，（触发器原态为 0）
CP
J K TTL主从型 Q CMOS边沿型 Q
#
26
13-6
在下图所示输入信号激励下，试画出D 触发器Q 端的 波形，（触发器原态为 0）。
CP D
Q
#
27
Q
Q
复位端
RD
SD
置位端
保持原状态 0 1 1 0 不定状态
2.同步RS 触发器 简化的功能表
R S 0 1 0 1 Qn+1 Qn 1 0 不确定
32
Q
Q
RD R C S SD
0 0 1 1
3.JK触发器
逻辑符号
Q
Q
功能表
RD K C J SD
J 0 0 1 1
K 0 1 0 1
Qn+1 Qn 0 1
SD
1 SD1
Q=0
输出仍保持“0”态：
Q=0 Q=1
输出变为“0”态：
Q=1
#
5
输入RD=1, SD=0时 若原状态：Q 0 Q 1
Q
置“1” ！
§13.1.1
若原状态： Q 1 Q 0
Q
1 0
& a 1
RD
0 1 & b
1
Q
0 0
& a 1
RD
1 1 & b 1
Q
0 SD 0
0 SD 0
Q
& a
1
& b
1 & d
CP
RD
1 & c
R
1 SD
& a
1
& b
R
RD
S
1 SD
& c
S
R
CP 1
& d
S
10
0 触发器保持原态
同步RS 触发器的功能表 CP R S Q Q
0 1 1 1 1 φ 0 0 1 1 φ 0 1 0 1 1 0 保持 保持 0 1
简化的功能表
R 0 0 1 1 S 0 1 0 1 Qn+1 Qn 1 0 不确定
Q
功能表
Qn RD SD 0 0 1 1 0 0 1 0 1 0 Qn+1 Q 0 n 1 0 不定 1 1 0 不定
Q
≥1
0
0
≥1
0
0 1 1 1
RD
SD
逻辑符号 0 1
0 Q1 Q 1 1
根据功能表，此为RS 触发器
1
RD
SD
#
24
13-4 主从型RS 触发器各输入信号如下图所示，试画出 Q 端 和Q 端的波形。 RD
D
RD SD
0 0 0 0 0 0
↑ ↑
0 1
0 1
Qn
1 0
Qn
↓ φ
φ φ
φ φ
1
0
0
1
0
1
1
0
无论其它输入如何, 只要SD=1, Qn+1=1
当RD、 SD 同时为1, 逻辑关系混乱
28
φ φ
1
1
1
1
D触发器，上升沿触发，置位、复位端高电平有效
13-10 判断图示电路是什么功能的触发器，并写出其特性方程
按功能分：有RS 触发器、D 型触发器、 JK触发器、T 型等； 按触发方式划分：有电平触发方式、主从 触发方式和边沿触发方式 。
3
§13.1
一、基本 RS 触发器
RS触发器
输入有4 种情况：
反馈 反馈 两个输出端
Q
Q
G1
RD SD
0 0 1 1 0 1 0 1
&
&
G2
输出Q和Q互为相反逻辑 所以只有两种状态： Q=0 Q=1 Q=1 Q=0
数据锁定： 触发器的输出状态固定不变， 这就称作“数据锁定”。它相 当于“保持”功能。
20
§13.1.1
RD SD= 0 1 原态为“0”
Q
Q=0 Q=1 Q=1
Q=0 Q=1 Q=0 Q=1 Q=0
1 0 1 1 0
1
1 0 0
& a 0 1
RD
0 & b
1
Q 1
原态为“1” RD SD= 1 0 原态为“0”
Q1
Q1 R D D
Q2 D R
Q2
A
B
R A B
Q1 Q2
30
例2：假设初始状态 Q n = 0 ，画出Q1和Q2 的波 形图。
J Q K Q
CP Q1
CP
Q1
Q2
CP
J Q K Q
Q2
• 看懂逻辑符号 ； • 熟练使用功能表 。
31
1. 基本 RS 触发器
Q
Q
RD SD 1 0 1 0 1 1 0 0
功能表
R 0 0 1 1 S 0 1 0 1 Qn+1 Qn 1 0 不确定
Q
Q
Q F从 Q R2 C S2 CP Q' F Q'
Q
Q C
SD
S
RD
R
R1 C S1
CP
主
逻辑符号
动作特点：时钟下降沿触发
12
§13.2
逻辑符号
Q
Q
JK触发器
功能表
RD K C J SD