集成电路抗辐射筛选技术研究

合集下载

抗辐射技术调研

抗辐射技术调研

单粒子效应
抗辐射单元结构:
单粒子效应
抗辐射单元结构:
单粒子效应
抗辐射单元结构:
测试方法
美国军标对CMOS电路的功能正常判据有以下6条,超 过这些标准则判定为失效:
(l)N沟道阈值电压最小为0.3V,即Vtn>0.3V; (2)P沟道阈值电压最大为2.8V,即Vtp<2.8V; (3)阈值电压漂移△Vth<=1.4V (4)功耗电流Iss<=100倍的最大规范值; (5)传输延迟时间:Tplh<=1.35倍最大规范值;Tphl<=1.35倍最 大规范值; (6)功能正常。
芯片设计: 1. 太敏SoC架构设计 2. 开源Leon处理器最小系统构建 3. 外围IP模块设计/获得与验证 4. SRAM及控制器设计 5. 阈值与质心计算信号处理算法IP核设计 6. JTAG、RS422 IP核设计 7. 关键模拟三模冗余设计 8. 太敏SoC系统集成与验证 9. FPGA原型验证与软件调试 10.抗辐射性能评估
单粒子效应
单粒子效应(SEE):是指高能带电粒子在穿过微电子 器件的灵敏区时,沉积能量,产生足够数量的电荷, 这些电荷被器件电极收集后,造成器件逻辑状态的非 正常改变或器件损坏
单粒子翻转(SEU)、单粒子闩锁(SEL)、单粒子烧毁
(SEB)、单粒子瞬态脉冲(SET)、单粒子功能中断(SEFI)
单粒子效应
总剂量效应
TID加固设计技术:环形栅、加保护环和H结构、源/ 漏注入控制在薄氧区域、采用无边缘N型晶体管等
总剂量效应
国外文献报导: 1. 随着IC集成规模和加工精度的提高,栅氧的厚度逐渐减小, TID效应也在减小。当栅氧的厚度低于10nm时,栅氧的TID加 固就不存在了,主要的加固问题放在场氧的横向结构,用浅 槽隔离方法(STI)来解决。当CMOS沟道长度<100nm、栅氧 的厚度低于4nm时,TID效应引起的阈值电压漂移已不再是问 题 2. 基于薄SiO2的栅介质不再受标准辐射引起的影响(如在氧化 物层中堆集正电荷和形成界面态)的困扰,使得其在本质上 就能强力抗御总剂量损伤。 对于特征尺寸相当的极小尺寸器件(最大约几百纳米),重离子 在栅介质中诱发的离化损伤可能引起辐射致漏电流(RILC)、辐 射致软击穿(RSB)、单次栅断裂(SEGR)或潜在损伤的产生, 微剂量效应是重离子撞击产生的,较之TID损伤,它以更为局部 的方式引起充电和缺陷生成。

半导体器件辐射效应及抗辐射加固

半导体器件辐射效应及抗辐射加固

半导体器件辐射效应及抗辐射加固随着空间技术和国防科技的不断发展,半导体器件在航空、航天、军事等领域的应用越来越广泛。

然而,半导体器件在受到空间辐射后会产生各种效应,如离子注入、光刻、蚀刻等,这些效应会导致器件性能下降甚至失效。

为了提高半导体器件的可靠性,抗辐射加固技术成为了研究热点。

半导体器件受到辐射后,会产生各种效应。

其中,离子注入是一种常见的辐射效应,它是指高能离子在半导体中注入并形成堆积层,从而导致器件性能下降。

光刻则是指辐射引起的半导体表面形态变化,它会导致器件的几何形状和尺寸发生变化,进而影响性能。

蚀刻也是辐射效应之一,它是指辐射引起的半导体表面物质损失和形貌变化,进而导致器件性能下降。

为了应对半导体器件的辐射效应,各种抗辐射加固技术应运而生。

材料选择是一种有效的加固方法。

通过选择具有优良抗辐射性能的材料,如碳化硅、砷化镓等,可以显著提高半导体器件的抗辐射能力。

结构优化也是一种有效的抗辐射加固技术。

例如,通过优化器件的结构,可以降低辐射对器件性能的影响。

减少剂量率也是一种可行的加固方法。

通过降低辐射剂量率,可以减少器件受到的辐射损伤,从而提高器件的可靠性。

为了比较各种加固技术效果,我们选取了一种常见的半导体器件——互补金属氧化物半导体(CMOS)进行实验研究。

我们采用材料选择方法,分别选用碳化硅和硅材料制作CMOS器件。

实验结果表明,碳化硅材料的CMOS器件性能更稳定,抗辐射能力更强。

然后,我们采用结构优化方法,对CMOS器件的结构进行了优化设计。

优化后的CMOS 器件在受到辐射后,性能下降幅度明显减小。

我们采用减少剂量率方法,降低了辐射剂量率。

实验结果显示,降低剂量率后,CMOS器件的性能更加稳定。

本文对半导体器件的辐射效应及抗辐射加固技术进行了深入探讨。

通过实例分析,我们发现材料选择、结构优化和减少剂量率等抗辐射加固技术均能有效地提高半导体器件的抗辐射能力,从而提高器件的可靠性。

其中,材料选择是最为关键的加固方法,它直接决定了器件的抗辐射性能。

SOI技术的抗辐照能力报告

SOI技术的抗辐照能力报告

SOI技术的抗辐照能力报告目录SOI技术的定义: (3)SOI技术的特点: (3)空间辐射问题: (5)电子元器件所受到的辐射效应分类 (7)常用的四种抗辐射材料: (7)SOI抗辐照技术 (8)SOI技术的抗辐射指标 (8)SOI技术和体硅CMOS技术两种技术抗辐射效应的对比 (8)SOI器件实例: (9)SOI技术的应用: (10)SOI技术国际主流公司: (10)SOI产业联盟: (11)国内SOI技术研究: (11)SOI技术的市场份额: (12)SOI技术的定义:SOI技术是指:在硅衬底上嵌入绝缘体埋层,再在埋层上生长单晶硅薄膜的材料制备技术。

SOI是英文Silicon On Insulator的缩写,指的是绝缘层上的硅。

SOI技术是指在绝缘层上形成一层具有一定厚度的单晶半导体硅薄膜的材料制备技术。

SOI材料可实现完全的介质隔离,与由PN结隔离的体硅相比,具有无闩锁、高速率、低功耗、集成度高、耐高温等特点,在便携式电子产品、航天、卫星通讯等领域均受到普遍重视,被称为“21世纪的微电子技术”。

SOI(Silicon-On-Insulator)字面意思是绝缘体上硅,可以理解为一种特殊结构的硅材料。

而SOI技术却包含非常丰富的内容。

SOI 技术也包括材料、器件和集成电路制造技术。

SOI技术的特点:SOI技术作为一种全介质隔离技术,有着许多体硅技术不可比拟的优越性。

在SOI技术中,器件仅制造于表面很薄的硅膜中,器件与衬底之间由一层隐埋氧化层隔开,正是这种独特的结构使得SOI技术具有了体硅器件所无法比拟的优点。

SOI CMOS器件具有功耗低、抗干扰能力强、集成密度高(隔离面积小)、速度高(寄生电容小)、工艺简单、抗辐照能力强,并彻底消除了体硅CMOS器件的寄生闩锁效应等优点。

随着SOI顶层硅膜厚度减薄到全耗尽工作状态(硅膜厚度小于有效耗尽区宽度)时,全耗尽的SOI 器件将比传统SOI 器件具有更优越的特性,这种全耗尽SOI 结构更适合于高性能ULSI 和VHSI 电路。

高可靠集成电路抗辐射加固技术

高可靠集成电路抗辐射加固技术
卫星上产品和宇航级试验等领域中的系统电源,比 如 FPGA、微 处 理 器、ASIC 等 系 统 需 要 一 颗 高 可 靠 的、高 输 入范围的电源供给,需要的电源器件需要具备高效率 以 及 集成高侧 和 低 侧 MOSFET 的 方 式 针 对 小rocontrollers & EmbeddedSystems 2019 年第4 期
管带负电荷,在其他 氧 化 层 也 出 现 电 荷 累 积,会 导 致 器 件 的退化与电路失效。
高可靠 抗 辐 照 芯 片 特 别 是 模 拟 电 源 (DC/DC)设 计, 国内的工艺匹配对于总剂量与单粒子能力不足,限制 了 应 用领域,为了达到抗 辐 照 的 目 的,在 设 计 时 需 要 考 虑 工 艺 与设计的 配 合,以 期 达 到 特 殊 的 应 用 领 域 需 求。 目 前, SOIBCD 工艺中的SOI(SiliconOnInsulator)是一种新型 的硅基材料,SOI材 料 与 传 统 硅 器 件 相 比,具 有 抗 瞬 时 辐 照能力强、无闩锁效 应 等 优 点,并 可 有 效 地 降 低 体 硅 器 件 因尺寸缩小 而 引 起 的 短 沟 道 效 应。SOI技 术 与 传 统 体 硅 技术的优势在于其绝缘埋层将顶层的器件和电路与衬底 完全 隔 离 开 来。 但 是 SOI器 件 材 料 的 埋 层 内 存 在 大 量 的 空穴陷阱,当遭受电 离 辐 射 时,空 穴 陷 阱 将 俘 获 因 辐 射 感 生的空穴,导致埋层 内 的 正 电 荷 积 累,引 起 器 件 及 电 路 的 性能退化乃至失效。
1 集成电路存在的抗辐射问题
高能电子、中子 及 次 级 电 子 辐 射 到 CMOS 器 件 的 氧 化层中,会产生电子 空穴,当积累能量足够高时 会 持 续 产 生电子 空穴,进而导致总剂量效应,空穴在外电 场 作 用 下 电子向栅级 移 动,空 穴 向 Si/SiQ2 漂 移,一 部 分 电 子 与 空 穴复合其他的空穴穿 过 氧 化 层,到 达 Si/SiQ2 会 被 俘 获 释 放氢离子,进 而 形 成 界 面 陷 阱,P 沟 道 管 带 正 电 荷,N 沟 道

抗辐射模拟CMOS集成电路研究与设计

抗辐射模拟CMOS集成电路研究与设计

关键词 互补 金属 氧化物 半 导 体 阈值 电压 跨 导 抗 辐 射 单 晶半 导 体硅 膜 空 间环 境
航 天 器
DOI :1 0 . 3 7 8 0 / J . i s s n . 1 0 0 0 — 7 5 8 X. 2 0 l 3 . 0 3 . 0 1 1
1 引 言
模拟 C MO S集成 电路抗 辐射技 术是 卫星 应用 的关键 技 术之 一 。集 成 电路 作 为航 天器 的核心 应 用元 器件 ,其性 能 和功能 已成 为 各 种航 天 器 性 能 的 主要 衡量 指 标 之 一 。随着 航 天技 术 的 发展 和 进 步 ,模拟 C MO S集成 电路 的可靠性 和性 能也要 进行更 大 的提升 :1 )增 加芯 片的可 靠性 。未 来 的空
C MOS的阈值 电压 与 C MO S电容 的平 带 电压
漂 移 出 现 了 巨 大差 别 。以 NMOS器 件 为例 ,
阈值 电压 随着 辐射 总剂 量 的增 加先 减小 ,在 辐射 总剂量 持续 增大后 ,阈值 电压开 始增 大 ] 。P MOS
器 件 由于在偏 压为 负 的作用 下 ,界 面 电荷为 正 电型 ,与氧 化层 陷阱 电荷 对 阈值 电压 的影 响相 同 ,所 以P MOS阈值 电压 随着辐 射 总剂量 的增 加一直 减小 ( 见图 1 ) 。
问站 和通信 卫 星的使用 寿命 在 1 0年 以上 ,对模 拟 C MO S集成 电路 的使 用寿命 和抗 辐射 能力 都有 更
高 的要求 。在 未来 的深 空探 测 中面临 的辐射环 境将 主要是 太 阳宇宙线 和银河 宇宙线 口 ] ,它 们将 引起 更 为严 重的单 粒 子 效 应 。2 ) 加 强 集 成 电路 的性 能 。高 集 成 度 、 系 统 级 芯 片 ( S y s t e m o n C h i p , S OC ) 、微 机 电系统 ( Mi c r o — E l e c t r o — Me c h a n i c a l S y s t e ms ,ME MS ) 是未来 大规模集成 电路在航天器 中 应用 的发展趋势 。航天器 中的电子系统不仅仅要进行姿 态控制 ,而且必须 承担更 多任务 ,包括 天地一 体化 通讯 、数据 的采集 和压缩 、目标 自动跟踪 、指挥航 天器 自动对接 以及对 突发事件 的实时处理等 。

抗辐射技术调研.

抗辐射技术调研.

单粒子效应
单粒子效应(SEE):是指高能带电粒子在穿过微电子 器件的灵敏区时,沉积能量,产生足够数量的电荷, 这些电荷被器件电极收集后,造成器件逻辑状态的非 正常改变或器件损坏
单粒子翻转(SEU)、单粒子闩锁(SEL)、单粒子烧毁
(SEB)、单粒子瞬态脉冲(SET)、单粒子功能中断(SEFI)
单粒子效应
研究内容
工作进展:
CPU DMA A/D IF
AHB
EDAC
信号处理IP
AHB To APB Bridge
APB
Watch dog
SRAM RS422 Timer GPIO ICTL
可行性
国微公司
生产:德国x-fab公司SOI 0.5um工艺 特点:全定制设计
772所 (300Krad)
生产:华虹0.5um、中芯国际0.18um体硅平面工艺 特点:专门的抗辐射单 电流检测器
PC机
测试控制器
A
B
C
D
A
A—输出状态(B0) C—存储器测试
B—功能单元测试 D—输出状态(40)
研究内容
1. 2. 3. 4. 5. 6. 抗辐射单元库建立 软件级抗辐射模拟与分析 生产工艺线评估 芯片设计 芯片生产加工 测试方案设计与系统开发
研究内容
研究内容
工作进展: 1. 完成了太敏SoC架构设计 2. 建立了开源Leon处理器最小系统及软件环境 3. 完成了外围IP核(Timer、UART、GPIO等)的验证 4. 完成了SRAM控制器设计 5. 建立了FPGA原型开发环境 6. 完成了EDAC模块设计 7. 确定了阈值与质心计算信号处理算法IP核设计 8. 正在修改Leon处理器中需要三模冗余的关键单元

EEPROM单元抗辐射版图设计技术

EEPROM单元抗辐射版图设计技术

EEPROM单元抗辐射版图设计技术赵力;田海燕;周昕杰【摘要】随着EEPROM存储器件在太空和军事领域的广泛应用,国际上对EEPROM抗辐射性能的研究越来越多.为了达到提高存储器件抗辐射性能的目的,文章从版图设计的角度出发,首先分析了辐射对器件造成的影响,接下来分别介绍了基于FLOTOX和SONOS工艺的EEPROM器件特性,同时指出了在版图设计时需要注意的电压耦合比的问题.在设计中,利用管内隔离和管间隔离的方法,使得管内源/漏端和相邻两管源/漏端之间没有场氧介入,或是将场氧隔开,不让场区下形成漏电通道.设计出的EEPROM版图,不但满足了目前的工作需要,同时为以后抗辐射版图设计提供了有用的参考.【期刊名称】《电子与封装》【年(卷),期】2010(010)005【总页数】4页(P22-24,29)【关键词】EEPROM单元;抗辐射;版图加固【作者】赵力;田海燕;周昕杰【作者单位】中国电子科技集团公司第五十八研究所,江苏,无锡,214035;中国电子科技集团公司第五十八研究所,江苏,无锡,214035;中国电子科技集团公司第五十八研究所,江苏,无锡,214035【正文语种】中文【中图分类】TN4021 引言EEPROM作为非挥发的存储设备,大量用于航空航天及军事领域。

但由于太空及军事应用环境的复杂性,存储单元常常会受到辐射的影响而使关键数据丢失或器件失效。

如何满足太空及军事领域的需要,提高EEPROM的抗辐射性能,是多年来研究热点之一[1~2]。

文章在现有的工艺基础之上,研究了如何通过版图解决EEPROM存储单元受辐射的影响,改进了原有单元的版图,增强了单元抗辐射的性能,并将其成果应用到实际工作中。

2 辐射效应分析经国内外研究,EEPROM器件的14MeV中子和31.9MeV质子的辐射效应不是单粒子效应,而是一种总剂量效应[3]。

所以对于EEPROM单元受辐射影响,主要考虑总剂量效应。

总剂量效应对EEPROM单元的影响主要表现为:(1)对浮栅或ONO存储介质层的影响,造成存储电荷的浮栅或ONO介质层漏电,使得所存的数据丢失;(2)在场氧化层侧壁形成正电荷堆积,使一个单元内的源/漏端之间漏电,使器件失效;(3)在场氧化层下形成正电荷堆积,使相邻单元管之间的隔离失效,形成静态漏电流通道,使器件失效。

集成电路抗辐射加固技术

集成电路抗辐射加固技术

集成电路抗辐射加固技术集成电路抗辐射加固技术是指通过一系列的措施和方法,提高集成电路对辐射环境的抵抗能力,从而确保电路的可靠性和稳定性。

在现代社会中,辐射环境无处不在,包括太空、高海拔地区、核电站、医疗设备等,辐射对集成电路的影响不可忽视。

因此,开展集成电路抗辐射加固技术的研究和应用具有重要意义。

辐射对集成电路的影响主要表现在两个方面:辐射效应和辐射损伤。

辐射效应是指在辐射环境下,电磁辐射或粒子辐射引起的电压、电流、功耗等参数的变化。

辐射损伤则是指辐射引起的材料损伤,包括晶格缺陷、电离效应、能带结构改变等。

这些辐射效应和辐射损伤会导致集成电路的性能下降甚至失效,严重影响电路的可靠性和稳定性。

为了提高集成电路的抗辐射能力,需要采取一系列的技术措施。

首先,可以通过优化工艺设计来提高集成电路的抗辐射能力。

例如,采用硅材料代替其他材料作为衬底,因为硅材料具有较好的抗辐射性能。

此外,还可以采用特殊的工艺步骤,如离子注入、退火等,来改善晶体管的辐射抗性。

可以通过优化电路结构和布局来提高集成电路的抗辐射能力。

例如,可以采用冗余设计,增加电路的冗余度,从而提高电路的容错能力。

此外,还可以通过合理的布局方式,减少电路中的敏感部分,减小辐射对电路的影响。

还可以采用抗辐射材料来加固集成电路。

抗辐射材料是指具有较好的防护能力,可以减少辐射对电路的影响的材料。

例如,可以在集成电路的封装层中加入抗辐射材料,形成防护层,减少辐射的穿透。

同时,还可以在电路板的材料选择上考虑抗辐射性能,选择具有较好抗辐射能力的材料。

集成电路抗辐射加固技术还需要进行可靠性测试和验证。

通过对加固后的集成电路进行辐射实验和性能测试,可以评估其抗辐射能力是否达到设计要求。

同时,在实际应用中,还需要对集成电路进行长期的辐射环境监测和评估,及时发现和解决潜在的问题。

集成电路抗辐射加固技术是确保集成电路在辐射环境下可靠运行的重要手段。

通过优化工艺设计、优化电路结构和布局、采用抗辐射材料等措施,可以提高集成电路的抗辐射能力。

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
变量新值 Yhnew 的预测区间是:
ˆ − t (α / 2; [Y n − m − 1)SE (Yhnew ), ˆ + t (α / 2; Y n − m − 1)SE (Yhnew )
^
[
]
−1 kk
(9 )
(10)
假设在 100( 1 − α )% 置信度下,给定一组 X h = [1, x h1 , x h 2 , L , x hm ] T 具体值,则对应因
]
(11)
其中:
ˆ )]2 = MSE[(1 + X T ( X T X ) −1 X )] [SE(Yhnew )]2 = MSE + [SE(Y h h h
(12)
在文献[1]和[3]中,对多元线性回归分析法的基本原理和数学基础做了比较详尽的论 述,特别是对信息参数选取、参数测量和分析计算等筛选技术的难点做了研究,并且给出 了筛选的具体步骤和实例。
SE( β k ) = MSE X T X t (n−m−1) 是自由度为 (n−m−1) 的 t 分布。 回归参数 β k 的 100 (1−α)%置信区间由下式确定: ˆ − t (α / 2; ˆ )≤β ≤β ˆ + t (α / 2; ˆ ) β n − m − 1)SE ( β n − m − 1)SE ( β k k k k k
i =1 n
ˆi 最接近于 N (0, σ 2 ) 分布。 时也能保证 ε
此线性回归模型的矩阵形式[4]为:
Y = Xβ + ε
(2)
其中:
y1 1 x11 y 1 x 2 21 Y= ,X = M M M yn 1 x n1 L x1m β0 ε 1 ε L x 2m β1 ,β = ,ε = 2 M M O M L x nm β m ε n
由此可得,该模型参数的最小二乘估计为:
ˆ = ( X T X ) −1 X T Y β
(3 )
ˆ 是对 Y 的估计,残差 ε = Y − Y ˆ 。则估计值和残差方程分别为: 假设 Y i i i
ˆ ˆ = Xβ Y ˆ ˆ = Y − Xβ ε =Y −Y
(4 ) (5 )
方差平方和为:
SSE = ε T ε
y i = β 0 + β 1 x i1 + β 2 xi 2 + L + β m x im + ε i (i = 1, 2, L , n) (1)
式中: y i ——第 i 次试验中独立的正态变量观察值的取值;
β 0 , β 1 , L , β m ——参数; xi1 , xi 2 , L , xim ——已知常数,为第 i 次试验中自变量的取值; ε i ——随机误差项,服从正态分布 N (0, σ 2 ) 。诸 ε i 相互独立,其方差 D(ε i ) = σ 2 , 对于 i ≠ j 有协方差 COV(ε i , ε j ) = 0 。
2 国外所使用的抗辐射筛选方法及其比较
目前在国外,美国比较擅长于使用的方法是偏重于实验测量的辐射– 退火法,而前苏 联常采用侧重于利用数学工具进行分析计算的多元线性回归分析法。这两种方法各有利 弊,下面对比分析如下: 2. 1 辐射–退火法 (1)关键技术及技术难点:选择合适的测量参数、合适的预辐照剂量及最佳的退火 温度和时间; (2)优点:成本低,可在芯片阶段进行,操作简单,不需要特殊的试验装置,对不 同批次的器件百分之百的有效,实用性强,适用于多种工艺的多种器件; (3)缺点:由于需要进行多次辐照试验和不同条件下的反复退火研究以及可靠性试 验,故而研究所需的时间周期较长;最后筛选出的器件全部是经过辐照的,属“有损”筛 选。
根据以上线性回归模型, 就可以用已知的 n 组数据 ( y i , x i1 , x i 2 , L , x im ) i =1, 2,L,n 来估计 模型参数 β 0 , β 1 , L , β m 。由数理统计理论可知,当样本数 n 足够大时,多采用最小二乘法
ˆ ,β ˆ ,L, β ˆ 能保证模型的残差平方和 S = ∑ ε ˆ i 2 为最小,同 估计参数,所得到的估计值 β 0 1 m
15
CNIC-01644 CAEP-0106
集成电路抗辐射筛选技术研究
王旭利 (中国工程物理研究院电子工程研究所,绵阳,621900)
摘 要
讨论了用辐射–退火法和多元回归分析法对集成电路进行筛选 的基本原理和步骤。对两者的关键技术和优缺点进行了比较,并针 对国内外集成电路抗辐射加固筛选技术的现状给出了一些建议。
关键词:集成电路 筛选 辐射–退火 回归分析
16
A Study of Radiation Hardness Screening Techniques of Integrated Circuits
(In Chinese)
WANG Xuli (Institute Electronics Engineering, CAEP, Mianyang, 621900)
Key words: Integrated circuits, Screening, Irradiation-and-Anneal, Regression analysis
17
引 言
集成电路的抗辐射能力在电子系统抗辐射加固中占有重要地位。对将要用在辐射环境 中的集成电路进行无损筛选,即从器件辐照前的电性能和工艺及微观物理参数推测其在辐 照环境中的性能,是确保和提高电子系统抗辐射能力的有效方法。 在国外,抗辐射筛选方法也叫加固保证方法,这种技术所要解决的问题是:对将用在 辐射环境中的半导体器件进行适当的处理和测试,从器件辐照前的电路性能推断其在辐照 环境中的性能,进而筛选出抗辐射性能较好的器件[1]。 一般半导体器件的筛选方法主要有:电参数测量法、辐射–退火法以及多元回归分析 [2] 法 。但由于集成电路的电参数与中子辐照注量 Φ 和 γ 总剂量的关系非常复杂,不能直 接只利用电参数测量法进行筛选。目前采用较多也比较成熟的抗辐射筛选方法有两种:第 一种是多元回归分析法,借助于统计方法,通过在辐照试验前后对事先选定的、能代表器 件的辐照性能的电参数进行筛选,偏重于分析、计算。第二种是辐射–退火筛选方法,偏 重于试验测量。
20
(6 )
残差均方 MSE 为:
M线性回归分析理论,可以根据以下的 t 分布确定某一个回归参数 β k 的置信区间,
ˆ −β β k k ˆ ) SE ( β k
^ ^
~ t (n − m − 1)
k = 0, 1, L , m
(8 )
其中 SE ( β k ) 是σ ( β k ) 的无偏估计,
21
2. 2
多元回归分析法 (1)关键技术及技术难点:选择合适而有效的辐射性能参数和信息参数、测量和分 析工作; (2)优点:使用范围广,适用于各种工艺的各种器件;由于只需进行一次辐照试验, 其主要工作量都集中于利用数学工具进行分析计算上,故而研究所需时间周期可以视分析 计算的复杂程度来控制其长短,方法本身具有较强的可操作性,适用于各种电路的抗辐射 加固设计;此方法筛选出的器件全部是未经过辐照的,属器件的“无损”筛选,有利于提 高和确保器件的抗辐射能力; (3)缺点:由于使用数学工具来分析预测,故而方法对研究者的数学分析能力要求 较高,不及辐射–退火法简单易行,方便实施;采用数学工具对集成电路的信息参数和辐 射性能参数进行回归分析,进而对集成电路在辐射环境中的辐射性能进行预测,计算工作 量比较大。
CNIC-01644 CAEP-0106
集成电路抗辐射筛选技术研究 A STUDY OF RADIATION HARDNESS SCREENING TECHNIQUES OF INTEGRATED CIRCUITS
(In Chinese)
中 国 核 情 报 中 心 China Nuclear Information Centre
19
关于多元回归分析法的数学模型如下: 以一批器件作为“抽样母体”,从中按照简单随机抽样原则抽取“随机子样”,此时 子样的个体与母体具有相同的分布。对于离散型母体,进行“有放回”的抽样,可以保证 每次抽样相互独立。对子样进行回归分析,从子样得到的概率结论可以推广到母体。 对于正态分布的子样,可使用多元回归分析模型建立起各变量之间的统计关系,由几 个变量来预测另一个正态变量。即由多个变量的取值去估计另一个与之相关的随机变量的 取值。多元回归分析的模型如下:
18
试验器件经标号和电气筛选
根据电子元器件手册确定性能判据
对器件进行辐照试验
有足够比例的合格器件
合格器件的比例太低
器件不合格
对合格器件 进行退火
另取一定数量的器件 进行试验
替换全部器件 进行试验
再次电气筛选 提供使用
图1
集成电路辐射–退火筛选法程序框图
1. 2
多元回归分析法 由于大量同一工艺制造出来的器件的参数服从一定的统计分布,基于数理统计基础的 多元回归分析法,可以很好地揭示辐照试验与器件所采用的制造工艺及其参数间的关系, 也可以考查器件的某些参数如何随辐射条件和其它有关电参数等的变化规律。该方法具有 很强的应用价值。 这种筛选方法不要求从工艺上采取加固措施,关键是要有大量同一工艺制造出来的器 件,通过从中随机选取一定数量的样品进行辐照试验,进而找出信息参数与辐射性能参数 之间的函数关系,并利用此函数关系由器件辐照前的信息参数推测出器件在辐射环境中的 性能,进而可以实现对未辐照器件的筛选。该方法的主要步骤[3]如下: (1)选定半导体集成电路,根据经验和理论知识对集成电路的辐射响应进行深入的 物理分析,挑选出所关心的辐射响应参数,即初步确定下来的辐射性能参数和多个待选信 息参数。 (2)从同一批集成电路中随机抽取 20~30 个样品,精确测量出样品的信息参数,并 记录测试条件。 (3)对随机抽取的样品进行辐照试验,并精确测量辐射性能参数。 (4)借助数学工具对实验数据预处理,检验数据是否服从正态分布并剔除异常数据。 (5)计算参数的信息量系数,确定筛选使用的信息参数。 (6)建立信息参数与辐射性能参数间的筛选回归预测方程。 (7)用筛选回归方程对同批其他集成电路进行筛选,预测单个集成电路的辐射性能。
相关文档
最新文档