半导体集成电路在封装过程与工艺探讨(精)
半导体封装工艺流程
半导体封装工艺流程
半导体封装工艺是指将芯片封装在塑料、陶瓷或金属封装体中，并连接外部引脚，以保护芯片并方便与外部电路连接的过程。
封装
工艺对半导体器件的性能、稳定性和可靠性都有着重要的影响。
下
面将详细介绍半导体封装工艺的流程。
首先，半导体封装工艺的第一步是准备封装材料。
封装材料通
常包括封装基板、封装胶、引线等。
封装基板的选择需根据芯片的
尺寸和功耗来确定，封装胶需要具有良好的导热性和机械性能，引
线则需要具有良好的导电性能和焊接性能。
接下来是芯片的贴合和焊接。
在这一步骤中，先将芯片放置在
封装基板上，并使用焊接设备将芯片与基板焊接在一起。
这一步需
要非常精密的操作，以确保芯片与基板之间的连接牢固可靠。
然后是封装胶的注射和固化。
封装胶需要在封装基板上均匀注射，并经过固化工艺，使其在封装过程中能够牢固地粘合芯片和基板，同时具有良好的导热性能。
紧接着是引线的焊接和整形。
引线需要与外部引脚连接，这需
要通过焊接设备将引线与外部引脚焊接在一起，并进行整形处理，以确保引线的连接牢固可靠，并且外观美观。
最后是封装体的封装和测试。
将封装体覆盖在芯片和基板上，并进行密封处理，以保护芯片不受外部环境的影响。
同时需要进行封装测试，确保封装后的芯片性能符合要求。
总的来说，半导体封装工艺流程包括准备封装材料、芯片的贴合和焊接、封装胶的注射和固化、引线的焊接和整形，以及封装体的封装和测试。
这一系列工艺流程需要精密的操作和严格的质量控制，以确保封装后的半导体器件性能稳定可靠。
集成电路封装工艺流程
集成电路封装工艺流程集成电路封装是将完成芯片设计的集成电路芯片封装在封装底座上的过程。
根据芯片的不同要求，有多种封装方式，如插针式(DIP)、贴片式(SOP)、无引脚式(BGA)等。
然而，无论采用何种封装方式，整个封装过程都有一套相对固定的工艺流程。
首先，封装前的准备非常关键。
这包括封装材料的准备、底座的选择和准备、以及芯片的测试。
为了确保封装材料的质量和稳定性，需要从可信的供应商购买标准封装材料，如胶水、密封剂等。
底座的选择也要根据芯片的封装方式和尺寸进行合适的选择，并进行必要的清洁处理。
此外，对芯片进行必要的测试，检查其性能和功能是否正常，以消除不合格产品。
接下来是封装材料的应用。
首先，在底座的合适位置上涂抹胶水或敷设密封剂。
然后，将芯片放置在底座上，并确保芯片正确地与底座对中。
接下来，进行必要的焊接和接线，以确保芯片与底座的连接牢固可靠。
此外，还需要进行封装材料的固化，以保证封装的完整性和稳定性。
这一过程需要严格控制时间和温度，以确保封装材料可以有效地固化。
完成封装后，还需要进行质量检验和测试。
这包括对封装的外观进行检查，确保没有明显的缺陷和损坏。
同时，还需要对封装后的芯片进行功能测试和性能测试，验证芯片的正常工作和满足设计要求。
这些测试可以通过连接芯片的引脚和仪器进行，如测量信号的电压、电流和频率等。
如果芯片不合格，将进行必要的修复和调整，直到通过测试为止。
最后，封装后的芯片需要进行包装和存储。
这包括将封装的芯片放置在特定的包装盒或封装胶袋中，并进行合适的标记和标签。
同时，还需要将封装后的芯片存放在适当的环境条件下，以确保其稳定性和可靠性。
这一过程需要注意防潮、防尘和防静电等措施，以保护封装后的芯片不受外界环境的干扰。
总的来说，集成电路封装工艺流程是一个细致而复杂的过程，需要严格控制各个环节，以确保封装的质量和可靠性。
只有这样，才能生产出满足设计需求的优质封装芯片，为各种电子产品的生产和应用提供坚实的基础。
半导体封装工艺介绍ppt课件
主要是针对Wafer Saw之后在显微镜下进行Wafer的外观检查，是否有 出现废品。
最新课件
Chipping Die 崩边
19
FOL– Die Attach 芯片粘接
Write Epoxy 点银浆
Die Attach 芯片粘接
Epoxy Cure 银浆固化
Epoxy Storage： 零下50度存放；
• 按照封装外型可分为： SOT、SOIC、TSSOP、QFN、QFP、BGA、CSP等；
最新课件
3
IC Package （IC的封装形式）
• 按封装材料划分为：
塑料封装
陶瓷封装
金属封装主要用于军工或航天技术，无 商业化产品；
陶瓷封装优于金属封装，也用于军事产 品，占少量商业化市场；
塑料封装用于消费电子，因为其成本低
FOL– Wafer Saw晶圆切割
Wafer Saw Machine
Saw Blade(切割刀片)：
Life Time：900~1500M； Spindlier Speed：30~50K rpm： Feed Speed：30~50/s;
最新课件
18
FOL– 2nd Optical Inspection二光 检查
Epoxy Write： Coverage >75%;
Diቤተ መጻሕፍቲ ባይዱ Attach： Placement<0.05mm;
最新课件
22
FOL– Epoxy Cure 银浆固化
银浆固化：
175°C，1个小时； N2环境，防止氧化：
Die Attach质量检查： Die Shear（芯片剪切力）
最新课件
23
FOL– Wire Bonding 引线焊接
半导体集成电路封装与测试工艺流程
半导体集成电路封装与测试工艺流程下载温馨提示:该文档是我店铺精心编制而成，希望大家下载以后，能够帮助大家解决实际的问题。
文档下载后可定制随意修改，请根据实际需要进行相应的调整和使用，谢谢!并且，本店铺为大家提供各种各样类型的实用资料，如教育随笔、日记赏析、句子摘抄、古诗大全、经典美文、话题作文、工作总结、词语解析、文案摘录、其他资料等等，如想了解不同资料格式和写法，敬请关注!Download tips: This document is carefully compiled by theeditor.I hope that after you download them,they can help yousolve practical problems. The document can be customized andmodified after downloading,please adjust and use it according toactual needs, thank you!In addition, our shop provides you with various types ofpractical materials,such as educational essays, diaryappreciation,sentence excerpts,ancient poems,classic articles,topic composition,work summary,word parsing,copy excerpts,other materials and so on,want to know different data formats andwriting methods,please pay attention!半导体集成电路的封装与测试工艺流程详解在现代电子科技中，半导体集成电路（Integrated Circuit，简称IC）扮演着至关重要的角色。
半导体封装流程完整
半导体封装流程完整1. 引言半导体封装是将芯片和外部环境隔离并且保护芯片的一种技术过程。
封装过程是半导体制造中至关重要的一步，它直接影响芯片性能和可靠性。
本文将介绍半导体封装的完整流程，并探讨各个步骤的重要性和技术要点。
2. 设计封装方案在开始封装之前，首先需要设计封装方案。
封装方案包括封装类型、封装材料、尺寸和引脚布局等。
这些参数的选择将直接影响芯片的性能、功耗和散热效果。
在设计封装方案时，需要考虑芯片的功能需求、应用场景和可行性。
3. 准备封装材料准备封装材料是封装流程中的关键步骤之一。
封装材料通常包括封装基板、导线、塑料封装胶等。
封装基板需要具备良好的导电性能和导热性能，以确保芯片的正常工作和散热。
导线的选择和布局也需要根据封装方案进行优化，以满足芯片的高速信号传输需求。
4. 芯片贴装在封装流程中，芯片贴装是其中一个重要步骤。
芯片贴装通常使用贴装机完成，它可以将芯片精确地贴在封装基板上。
在芯片贴装过程中，需要注意贴装机的精度、温度控制和对芯片的操作要求。
同时，贴装机需要确保芯片的正确定位和良好的焊接接触，以保证芯片的性能和可靠性。
5. 焊接封装在芯片贴装之后，需要进行焊接封装。
焊接封装一般使用外表贴装技术〔SMT〕完成。
SMT可以实现高密度的引脚布局，并且具有良好的可靠性和性能。
在焊接封装过程中，需要注意焊接温度、时间和焊接剂的选择。
同时，还需要进行焊接质量的检测，以确保焊接接触良好并且减少焊接缺陷。
6. 封装测试封装测试是封装流程中的最后一个重要步骤。
封装测试的目的是检测封装完成的芯片是否满足性能规格和可靠性要求。
封装测试通常包括电气测试、机械测试和可靠性测试等。
在封装测试过程中，需要使用专业的测试设备和测试方法，以确保芯片的质量和可靠性。
7. 结论半导体封装是半导体制造过程中的重要环节，它直接影响芯片的性能和可靠性。
本文介绍了半导体封装的完整流程，包括封装方案设计、封装材料准备、芯片贴装、焊接封装和封装测试等步骤。
半导体封装流程
半导体封装流程半导体集成电路封装起着安装、固定、密封、保护芯片和增强电热性能的作用。
另一方面，它通过芯片上的触点连接到封装外壳的引脚，这些引脚通过印刷电路板上的导线与其他器件连接，从而实现内部芯片与外部电路的连接。
同时，芯片必须与外界隔离，以防止空气中的杂质对芯片电路的腐蚀导致电气性能下降。
本篇【科准测控】小编主要介绍一下半导体集成电路封装工艺的流程有哪些，一起往下看吧！封装工序一般可以分成两个部分：包封前的工艺称为装配（Assembly）或称前道工序（Front End Operation），在成型之后的工艺步骤称为后道工序（Back End Operation）。
在前道工序中，净化级别控制在100~1000级。
在有些生产企业中，成型工序也在净化控制的环境下进行。
典型的封装工艺流程如图2-1所示。
磨片：磨片之前，在硅片表面贴一层保护膜以防止磨片过程中硅片表面电路受损。
磨片就是对硅片背面进行减薄，使其变薄变轻，以满足封装工艺要求。
磨片后进行卸膜，把硅片表面的保护膜去除。
划片（Dicing）：在划片之前进行贴膜，就是要用保护膜和金属引线架将硅片固定。
再将硅片切成单个的芯片，并对其检测，只有切割完经过检测合格的芯片可用。
装片（Die Attaching）：将切割好的芯片从划片膜上取下，将其放到引线架或封装衬底（或基座）条带上。
键合（Wire Bonding）：用金线将芯片上的引线孔和引线架衬垫上的引脚连接，使芯片能与外部电路连接。
塑封（Molding）：保护器件免受外力损坏，同时加强器件的物理特性，便于使用。
然后对塑封材料进行固化（Curing），使其有足够的硬度与强度经过整个封装过程。
电镀（Plating）：使用Pb和Sn作为电镀材料进行电镀，目的是防止引线架生锈或受到其他污染。
然后根据客户需要，使用不同的材料在封装器件表面进行打印（Marking），用于识别。
切筋/打弯（Trimming/Forming）：去除引脚根部多余的塑膜和引脚连接边，再将引脚打弯成所需要的形状。
集成电路封装技术封装工艺流程介绍
集成电路封装技术封装工艺流程介绍集成电路封装技术是指将芯片封装在塑料或陶瓷封装体内，以保护芯片不受外界环境的影响，并且方便与外部电路连接的一种技术。
封装工艺流程是集成电路封装技术的核心内容之一，其质量和工艺水平直接影响着集成电路产品的性能和可靠性。
下面将对集成电路封装技术封装工艺流程进行介绍。
1. 芯片测试首先，芯片在封装之前需要进行测试，以确保其性能符合要求。
常见的测试包括电性能测试、温度测试、湿度测试等。
只有通过测试的芯片才能进行封装。
2. 芯片准备在封装之前，需要对芯片进行准备工作，包括将芯片固定在封装底座上，并进行金线连接。
金线连接是将芯片的引脚与封装底座上的引脚连接起来，以实现与外部电路的连接。
3. 封装材料准备封装材料通常为塑料或陶瓷，其选择取决于芯片的性能要求和封装的环境条件。
在封装之前，需要将封装材料进行预处理，以确保其表面光滑、清洁，并且具有良好的粘附性。
4. 封装封装是整个封装工艺流程的核心环节。
在封装过程中，首先将芯片放置在封装底座上，然后将封装材料覆盖在芯片上，并通过加热和压力的方式将封装材料与封装底座紧密结合。
在封装过程中，需要控制封装温度、压力和时间，以确保封装材料与芯片、封装底座之间的结合质量。
5. 封装测试封装完成后，需要对封装产品进行测试，以确保其性能和可靠性符合要求。
常见的封装测试包括外观检查、尺寸测量、焊接质量检查、封装材料密封性测试等。
6. 封装成品通过封装测试合格的产品即为封装成品，可以进行包装、贴标签、入库等后续工作。
封装成品可以直接用于电子产品的生产和应用。
总的来说，集成电路封装技术封装工艺流程是一个复杂的过程，需要精密的设备和严格的工艺控制。
只有通过合理的工艺流程和严格的质量控制，才能生产出性能优良、可靠性高的集成电路产品。
随着科技的不断进步，集成电路封装技术也在不断创新和发展，以满足不断变化的市场需求。
相信随着技术的不断进步，集成电路封装技术将会迎来更加美好的发展前景。
集成电路封装工艺流程-PPT文档资料
第二章 封装工艺流程
2.4.2 载带自动键合技术
芯片凸点制作技术 凸点因形状不同可分为两种
板上的金属焊区相连接。 芯片互连常见的方法：
打线键合（WB wire bonding）
倒装芯片键合(FCB flip chip bonding，C4)
载带自动键合（TAB tape automate bonding）
这三种连接技术对于不同的封装形式和集成电路 芯片集成度的限制各有不同的应用范围。
打线键合适用引脚数为3-257；载带自动键合的适 用引脚数为12-600；倒装芯片键合适用的引脚数为616000。可见C4适合于高密度组装。
IC芯片制作完成后其表面均镀有钝化保护层，厚度高于 电路的键合点，因此必须在IC芯片的键合点上或TAB载带的 内引线前端先长成键合凸块才能进行后续的键合，通常TAB 载带技术也据此区分为凸块化载带与凸块化芯片TAB两大类。
地状金属凸块；单层载带可配合铜箔引脚的刻蚀制成凸 块，在双层与三层载带上，因为蚀刻的工艺容易致导带变形， 而使未来键合发生对位错误，因此双层与三层载带较少应用 于凸块载带TAB的键合。
这两种方法都很好地避免了或减少了减薄引起 的硅片翘曲以及划片引起的边缘损害，大大增强了 芯片的抗碎能力。
第二章 封装工艺流程
2.3 芯片贴装 芯片贴装，也称芯片粘贴，是将芯片固定于封装基板或引
脚架芯片的承载座上的工艺过程。
贴装方式
• 共晶粘贴法 • 焊接粘贴法 • 导电胶粘贴法 • 玻璃胶粘贴法
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
半导体集成电路在封装过程与工艺探讨现代发达国家经济发展的重要支柱之一--集成电路(以下称IC产业发展十分迅速。
自从1958年世界上第一块IC问世以来,特别是近20年来,几乎每隔2-3年就有一代产品问世,至目前,产品以由初期的小规模IC发展到当今的超大规模IC。
IC设计、IC制造、IC封装和IC测试已成为微电子产业中相互独立又互相关联的四大产业。
微电子已成为当今世界各项尖端技术和新兴产业发展的前导和基矗有了微电子技术的超前发展,便能够更有效地推动其它前沿技术的进步。
随着IC的集成度和复杂性越来越高,污染控制、环境保护和静电防护技术就越盲膨响或制约微电子技术的发展。
同时,随着我国国民经济的持续稳定增长和生产技术的不断创新发展,生产工艺对生产环境的要求越来越高。
大规模和超大规模Ic生产中的前后道各工序对生产环境提出了更高要求,不仅仅要保持一定的温、湿度、洁净度,还需要对静电防护引起足够的重视。
2 环境因素对IC封装的影响在半导体IC生产中,封装形式由早期的金属封装或陶瓷封装逐渐向塑料封装方向发展。
塑料封装业随着IC业快速发展而同步发展。
据中国半导体信息网对我国国内28家重点IC 制造业的IC总产量统计,2001年为44.12亿块,其中95%以上的IC产品都采用塑料封装形式。
众所周知,封装业属于整个IC生产中的后道生产过程,在该过程中,对于塑封IC、混合IC 或单片IC,主要有晶圆减薄(磨片、晶圆切割(划片、上芯(粘片、压焊(键合、封装(包封、前固化、电镀、打英后固化、切筋、装管、封后测试等等工序。
各工序对不同的工艺环境都有不同的要求。
工艺环境因素主要包括空气洁净度、高纯水、压缩空气、C02气、N:气、温度、湿度等等。
对于减雹划片、上芯、前固化、压焊、包封等工序原则上要求必须在超净厂房内设立,因在以上各工序中,IC内核--芯粒始终裸露在外,直到包封工序后,芯粒才被环氧树脂包裹起来。
这样,包封以后不仅能对IC芯粒起着机械保护和引线向外电学连接的功能,而且对整个芯片的各种参数、性能及质量都起着根本的保持作用。
在以上各工序中,哪个环节或因素不合要求都将造成芯粒的报废,所以说,净化区内工序对环境诸因素要求比较严格和苛刻。
超净厂房的设计施工要严格按照国家标准GB50073-2001《洁净厂房设计规范》的内容进行。
2.1 空调系统中洁净度的影响对于净化空调系统来讲,空气调节区域的洁净度是最重要的技术参数之一。
洁净厂房的洁净级别常以单位体积的空气中最大允许的颗粒数即粒子计数浓度来衡量。
为了和国际标准尽快接轨,我国在根据IS014644-1的基础上制定了新的国家标准GB50073-2001《洁净厂房设计规范》,其中把洁净室的洁净度划分了9个级别,具体见表1所示。
结合不同封装企业的净化区域面积的大小不一,再加之由于尘粒在各工序分布的不均匀性和随机性,如何针对不同情况来确定合适恰当的采集测试点和频次,使洁净区域内洁净度控制工作既有可行性,又具有经济性,进而避免偶然性,各封装企业可依据国家行业标准JGJ71-91《洁净室施工及验收规范》中的规定灵活掌握。
具体可参照表2进行。
由于微电子产品生产中,对环境中的尘粒含量和洁净度有严格的要求,目前,大规模IC生产要求控制0.1μm的尘粒达到1级甚至更严。
所以对IC封装来说,净化区内的各工序的洁净度至少必须达到1级。
2.2超纯水的影响IC的生产,包括IC封装,大多数工序都需要超纯水进行清洗,晶圆及工件与水直接接触,在封装过程中的减薄工序和划片工序,更是离不开超纯水,一方面晶圆在减薄和划片过程中的硅粉杂质得到洗净,而另一方面纯水中的微量杂质又可能使芯粒再污染,这毫无疑问将对封装后的IC质量有着极大的影响。
随着IC集成度的进一步提高,对水中污染物的要求也将更加严格。
据美国提出的水质指标说明,集成度每提高一代,杂质都要减少1/2~1/10。
表3所示为最新规定的对超纯水随半导体IC进展的不同要求。
从表3可以看到,随着半导体IC设计规则从1.5~0.25μm的变化,相应地超纯水的水质除电阻率已接近理论极限值外,其TOC(总有机碳、DO(溶解氧、Si02、微粒和离子性杂质均减少2-4个数量级。
在当前的水处理中,各项杂质处理的难易程度依次是TOC、SiO2、DO、电阻率,其中电阻率达到18MΩ•cm(25℃是当前比较容易达到的。
由于TOC含量高会使栅氧化膜尤其是薄栅氧化膜中缺陷密度增大,所以栅愈薄要求TOC愈低,况且现在IC技术的发展趋势中,芯片上栅膜越来越薄,故降低TOC是当前和今后的最大难点,因而已成为当今超纯水水质的象征和重心。
据有关资料介绍,在美国芯片厂中,50%以上的成品率损失起因于化学杂质和微粒污染;在日本工厂中由于微粒污染引起器件电气特性的不良比例,已由2μm的70%上升到0.8μm超大规模IC的90%以上,可见IC线条宽度越细,其危害越突出。
相应的在IC封装过程中超纯水的重要性就显而易见了。
在半导体制造工艺中,大约有80%以上的工艺直接或间接与超纯水,并且大约有一半以上工序,硅片与水接触后,紧接着就进人高温过程,若此时水中含有杂质就会进入硅片而导致IC 器件性能下降、成品率降低。
确切一点说,向生产线提供稳定优质的超纯水将涉及到企业的成本问题。
2.3纯气的影响在IC的加工与制造封装中,高纯的气体可作为保护气、置换气、运载气、反应气等,为保证芯片加工与封装的成品率和可靠性,其中一个重要的环节,就是严格控制加工过程中所用气体的纯度。
所谓高纯或超纯也不是无休止的要求纯而又纯,而是指把危害IC性能、成品率和可靠性的有害杂质及尘粒必须减少到一定值以下。
表4列出了半导体大规模IC加工与制造中用的几种常用气体的纯度。
例如在IC封装过程中,把待减薄的晶圆,划后待粘片的晶圆,粘片固化后待压焊的引线框架(LF与芯粒放在高纯的氮气储藏柜中可有效地防止污染和氧化;把高纯的C02气体混合人高纯水中,可产生一定量的H+,这样的混合水具有一定的消除静电吸附作用,代划片工序使用可有效地去除划痕内和芯粒表面的硅粉杂质,以此来减少封装过程中的芯粒浪费。
2.4 温、湿度的影响温、湿度在IC的生产中扮演着相当重要的角色,几乎每个工序都与它们有密不可分的关系。
GB50073-2001《洁净厂房设计规范》中明确强调了对洁净室温、湿度的要求要按生产工艺要求来确定,并按冬、夏季分别规定。
见表5。
根据国家要求标准,也结合我厂IC塑封生产线的实际情况,特对相关工序确定了温、湿度控制的范围,运行数年来效果不错。
控制情况见表6。
但是,由于空调系统发生故障,在2001年12月18日9:30~9:40期间,粘片工序工作区域发生了一起湿度严重超标事故。
当时相对湿度高达86.7%RH,而在正常情况下相对湿度为45~55%RH。
当时湿度异常时粘片现场状况描述如下:所有现场桌椅板凳、玻璃、设备、晶圆、芯片以及人身上的防静电服表面都有严重的水汽,玻璃上的水汽致使室内人看不清过道,用手触摸桌椅设备表面,都有很明显的手指水迹印痕。
更为严重的是在粘片工序现场存放的芯片有许多,其中SOPl6L 产品7088就在其列,对其成品率的影响见表7所示。
所有这些产品中还包括其它系列产品,都象经过了一次蒸汽浴一样。
从下表可看出或说明以下问题:针对这批7088成品率由稳到不稳,再到严重下降这一现象,我们对粘片、压焊、塑封等工序在此批次产品加工期间的各种工艺参数,原材料等使用情况进行了详细汇总,没有发现异常情况,排除了工艺等方面的原因。
事后进一步对废品率极高的18#、21#、25#、340、55#卡中不合格晶进行了超声波扫描,发现均有不同程度的离层,经解剖发现:从离层处发生裂痕、金丝断裂、部分芯片出现裂纹。
最后得出结论如下:(1造成成品率下降的原因主要是封装离层处产生裂痕,导致芯片裂纹或金丝断裂。
(2产生离层的原因是由于芯片表面水汽包封在塑封体内产生。
由此可见,温、湿度对IC封装生产中的重大影响!2.5其它因素的影响诸如压差因素、微振因素、噪声因素等对IC封装加工中都有一定的影响。
鉴于篇幅所限,这里就不再逐一赘述。
3静电因素对IC封装的影响首先,静电产生的原因是随处可见的。
在科技飞速发展和工业生产高度自动化的今天,静电在工业生产中的危害已是显而易见的,它可以造成各种障碍,限制自动化水平的提高和影响产品质量。
这里结合我厂在集成电路封装、生产过程的实际情况来说明之所以有静电的产生,主要有以下几个方面的原因。
3.1 生产车间建筑装修材料多采用高阻材料IC生产工艺要求使用洁净车间或超净车间。
要求除尘微粒粒径从以往的0.3μm变到0.1μm拟下,尘粒密度约为353个/m3。
为此,除了安装各吸尘设备之外,还要采用无机和有机不发尘材料,以防起尘。
但对于建材的电性能没有作为一项指标考虑进去。
工业企业洁净厂房设计规范中也未作规定。
IC工厂的洁净厂房主要采用的室内装修材料有:聚氨酯弹性地面、尼纶、硬塑料、聚乙烯、塑料壁纸、树脂、木材、白瓷板、瓷漆、石膏等等。
上述材料中,大部分是高分子化合物或绝缘体。
例如,有机玻璃体电阻率为1012~1014Ω•cm,聚乙烯体电阻率为1013~1015n•cm,因而导电性能比较差,某种原因产生静电不容易通过它们向大地泄漏,从而造成静电的积聚。
3.2人体静电洁净厂房操作人员的不同动作和来回走动,鞋底和地面不断的紧密接触和分离,人体各部分也有活动和磨擦,不论是快走、慢走,小跑都会产生静电,即所谓步行带电;人体活动后起立,人体穿的工作服与椅子面接触后又分离也会产生静电。
人体的静电电压如果消不掉,而去接触IC芯片,就可能在不知不觉中造成IC的击穿。
3.3 空气调节和空气净化引起的静电由于IC生产要求在45-55%RH的条件下进行,所以要实行空气调节,同时要进行空气净化。
降湿的空气要经过初效过滤器、中效过滤器、高效过滤器和风管送人洁净室。
一般总风管风速为8~10m/s,风管内壁涂油漆,当干燥的空气和风管,干燥的空气和过滤器作相对运动时,都会产生静电。
应该引起注意的是静电与湿度有着较敏感的关系。
另外,运送半成品和IC成品在包装运输过程中都会产生静电,这都是静电起电的因素之一。
其次,静电对IC的危害是相当大的。
一般来说,静电具有高电位、强电场的特点,在静电起电-放电过程中,有时会形成瞬态大电流放电和电磁脉冲(EMP,产生频谱很宽的电磁辐射常另外,与常规电能量相比,静电能量比较小,在自然起电-放电过程中,静电放电(ESD参数是不可控制的,是一种难于重复的随机过程,因此它的作用往往被人们所忽视。
尤其在微电子技术领域,它给我们造成的危害却是惊人的,据报道每年因静电造成直接经济损失高达几亿元人民币,静电危害以成为发展微电子工业的重大障碍。