7 8 简化版-硬件描述语言与数字系统设计-例化方法-S2P例子-testbencch编写-仿真工具综合工具使用
计算机系统设计硬件描述语言与逻辑设计
计算机系统设计硬件描述语言与逻辑设计计算机系统设计是指通过软件和硬件的相互配合来实现计算机系统的构建和功能。
在这个过程中，硬件描述语言（HDL）发挥着重要的作用。
HDL是一种用于描述计算机系统硬件的语言，它可以用来设计、验证和仿真数字电子电路，并转化为可实现的布局，进而实现系统功能。
一、硬件描述语言的定义与作用硬件描述语言是一种特殊的编程语言，用于描述计算机硬件的功能和结构。
它能够对硬件进行逻辑设计，并通过编程来实现不同的功能。
常见的硬件描述语言包括VHDL（Very High Speed Integrated Circuit Hardware Description Language）和Verilog。
硬件描述语言的作用有以下几个方面：1. 设计和验证功能：通过使用硬件描述语言，工程师可以对计算机硬件进行设计和验证。
在设计过程中，硬件描述语言可以描述硬件的功能和结构，有助于工程师在设计阶段快速定位问题并进行修正。
2. 面向抽象级别：硬件描述语言可以在不同的抽象级别上进行描述。
工程师可以在高级抽象级别上描述整个系统，也可以在低级抽象级别上描述硬件电路的细节。
这使得硬件描述语言非常灵活，能够适应不同的设计需求。
3. 支持仿真和验证：硬件描述语言可以与仿真工具结合使用，用于验证设计的正确性。
通过对硬件描述语言编写的代码进行仿真，工程师可以模拟不同输入条件下的系统运行情况，从而验证设计的正确性，发现潜在问题。
二、逻辑设计与硬件描述语言逻辑设计是计算机系统设计的一个重要环节，通过逻辑设计，可以实现计算机系统的各种功能。
硬件描述语言在逻辑设计中扮演着关键的角色。
1. 逻辑门电路的描述：逻辑门电路是计算机系统中最基本的组成部分。
硬件描述语言可以用来描述不同类型的逻辑门电路，并通过逻辑门之间的连接实现复杂的逻辑功能。
2. 状态机的设计：状态机在计算机系统中广泛应用，用于描述系统的状态和状态之间的转换关系。
硬件描述语言可以描述各种类型的状态机，包括Mealy状态机和Moore状态机，并实现其对应的功能。
数字电子技术基础课件：数字系统硬件设计
数字系统硬件设计
10. 1 VHDL 概述 10. 2 VHDL 的基本设计流程 10. 3 VHDL 程序基本结构 10. 4 VHDL 数据类型与运算操作符 10. 5 属性 本章小结 思考题与习题
数字系统硬件设计
10.1 VHDL概述
硬件描述语言(HardwareDescriptionLanguage,HDL)是电 子系统硬件行为描述、结构 描述和数据流描述的语言。3种 描述方法形成3种不同的设计风格。利用硬件描述语言,可 以 进行数字电子系统SoC、FPGA 和集成电路 ASIC的设计。
1.设计规范 设计者首先需要对产品的应用场合、功能、要求等进行 考虑和分析,确定一些技术指 标,如面积、速度、功耗等。 2.设计输入 设计输入指用一定的逻辑表达方式将电路系统设计表达 出来。常用的表达方式可分为 图形输入和文本输入两种类 型。
数字系统硬件设计
1)图形输入 图形输入通常包括状态图输入、波形图输入和原理图输 入。 状态图输入:常用于状态机的设计,即将一个系统划分为 有限个状态,确定不同状态间 的转移条件以及输入和输出。 用绘图的方法在 EDA 工具的状态图编辑器上绘出状态图, EDA 工具可自动将状态图转化为 HDL代码。 波形图输入:将待设计的电路系统看成是一个黑盒子,只 需告诉 EDA 工具黑盒子电路 的输入和输出时序波形 图,EDA 工具就能据此要求完成电路系统的设计。
数字系统硬件设计
10.2 VHDL的基本设计流程
图10.2.1是基于EDA 软件的FPGA/CPLD开发流程框图, 下面分别介绍各设计模块的 功能特点。对于目前流行的 EDA 工具软件,图10.2.1的设计流程具有一般性。
数字系统硬件设计
图10.2.1 FPGA/CPLD的开发流程
硬件描述语言与数字系统开发第1章.ppt
形式来描述数字电路的信号连接与逻辑功能,是一种RTL/系统级的行为
描述方式，特别适合中大规模数字系统设计。
硬件描述语言发展至今已有20多年的历史,它是EDA技术的重要组成 部分,也是EDA技术发展到高级阶段的一个主要标志,已成功应用于数字 系统开发的各个阶段：设计,综合,仿真和验证等,使设计过程达到高度 自动化。常用的HDL有：VHDL ，Verilog，ABEL，AHDL等。
VHDL主要特点
VHDL是一门标准化语言,适用于各种EDA设计开发工具,具有很强的可移植性。 VHDL是一门设计输入语言,将系统的行为功能用文本代码描述,充分体现了
硬件电路的软件实现方式。 VHDL是一门网表语言,在基于计算机的设计环境中作为不同设计工具间相互
通信的一种低级格式,可替换,可兼容。 VHDL是一门测试语言,可在设计描述的同时建立测试基准(test-bench),对
• 由美国国防部(DOD)制定，作为各合同厂商之间提交复杂 电路设计文档的一种标准方案。
VHDL 发展历史
70 年代末、80 年代初美国国防部提出 VHSIC (Very High Speed Integrated Circuit)计划。
1983 年 7 月 IBM、TI 和 Intermetrics 三大公司承担了联合开发语言版本(VHDL) 及其软件开发环境的任务。
制作的集成电路，是面向专门用途的芯片，一个复杂的数字系统可以用一
个ASIC来实现，因而体小量轻，功耗小，集成度高，系统工作可靠，是数 字系统设计的一个重要手段。但有两点局限了ASIC的进一步发展空间：
一是ASIC的掩膜制作工艺和全定制制作方式使得产品的设计、面市周 期拉长，开发成本增加，价格昂贵。
08级EDA课程设计讲稿：第2部分ABEL硬件描述语言概述ABEL硬件描述语言概述
08级EDA课程设计讲稿：第2部分ABEL硬件描述语言概述ABEL硬件描述语言概述ABEL ABEL 硬件描述语言概述硬件描述语言概述电子技术课程设计资料EDA 课程设计讲稿：第2部分ABEL 硬件描述语言概述ABEL 硬件描述语言概述ABEL语言简介ABEL语言是一种硬件描述语言(也称为ABEL-HDL)，是开发PLD 的一种高级程序设计语言，由美国DATA I/O公司于1983~1988年推出。
ABEL语言支持逻辑方程、真值表和状态图三种逻辑描述方式。
具有简单易学的特点。
ABEL语言设计源程序通过ispDesignExpert逻辑化简、、自动生成符、逻辑化简软件编译语法检查、编译、、语法检查文件（“．JED”文件）。
合标准的JEDECJEDEC文件两个问题：两个问题： 1. 1.什么是什么是ABEL ABEL - -HDL HDL 源文件源文件 ABEL ABEL - -HDLHDL 硬件描述语言是一种层次结构的逻辑描述语言，是世界上可编程逻辑器件设计应用最广的语言之一。
用世界上可编程逻辑器件设计应用最广的语言之一。
用ABEL ABEL - -HDL HDL 语言设计的文件言设计的文件是是ASCII ASCII 格式的文本文件，叫做格式的文本文件，叫做ABEL ABEL - -HDL HDL 源文件。
源文件。
2. ABEL 2. ABEL - -HDL HDL 设计的基本思想设计的基本思想不少不少EDA( EDA(电子设计自动化电子设计自动化) )软件工具支持软件工具支持ABEL ABEL - -HDL HDL 设计、原理图设计、以及图设计、以及ABEL ABEL - -HDL HDL 和原理图混合设计等多种设计方式。
由于和原理图混合设计等多种设计方式。
由于 ABEL ABEL - -HDL HDL 设计对初学者易于入门，本试验选用设计对初学者易于入门，本试验选用ABEL ABEL - -HDL HDL 语言来进行教学。
硬件描述语言简介精品PPT课件
CI
and //调用3个与门AND1,AND2,AND3
AND1(C_1,A,B),
A B
AND2(C_2,A, CI),
AND3(C_3,B, CI);
or
OR1(Cout,C_1,C_2,C_3);
//调用或门实现Cout=AB+A(CI)+B(CI)
A2 B 2 A3 B3
A4B4
CI CO
CI
C O
CI CO
CI CO
C tem p1 Ctemp2 Ctemp3
CO
S a1 d d 1 S 2a d d 2 S a3 d d 3 S 4a d d 4
例8.3.1的4位加法器
上页 下页 返回
11
第一节 硬件描述语言简介
//对4位串行进位加法器的顶层结构的描述
endmodule //结束
14
XOR2
Sum
XOR1
AND3 OR1 AND2
Cout
AND1
上页 返回
做人，无需去羡慕别人，也无需去花 时间去 羡慕别 人是如 何成功 的，想 的只要 是自己 如何能 战胜自 己，如 何变得 比昨天 的自己 强大就 行。自 己的磨 练和坚 持，加 上自己 的智慧 和勤劳 ，会成 功的。 终将变 成石佛 那样受 到大家 的尊敬 。
是的，折枝的命运阻挡不了。人 世一生 ，不堪 论，年 华将晚 易失去 ，听几 首歌， 描几次 眉，便 老去。 无论天 空怎样 阴霾， 总会有 几缕阳 光，总 会有几 丝暗香 ，温暖 着身心 ，滋养 着心灵 。就让 旧年花 落深掩 岁月， 把心事 写就在 素笺， 红尘一 梦云烟 过，把 眉间清 愁交付 给流年 散去的 烟山寒 色，当 冰雪消 融，自 然春暖 花开， 拈一朵 花浅笑 嫣然。
硬件描述语言与数字系统开发(第章)
else
tem<=din & tem(5 downto 1);
end if;
end if; end process p1;
p2: process(tem)
begin
if tem(0)='0' then y<=tem(5 downto 1); else
第9页，共47页。
扫描译码显示电路的VHDL设计
LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY SCAN_LED IS PORT ( CLK : IN STD_LOGIC; --扫描时钟信号输入 A1，A2，A3，A4，A5，A6，A7，A8 : IN INTEGER RANGE 0 TO 15;
SIGNAL CNT8:STD_LOGIC_VECTOR(2 DOWNTO 0);
SIGNAL A :INTEGER RANGE 0 TO 15;
BEGIN
P1：PROCESS( CNT8 )
BEGIN
第10页，共47页。
CASE CNT8 IS WHEN "000" => BT <= "00000001" ; A <= A1 ;
end if; end if; end process;
clkout<=qq1 nor qq2;
END behБайду номын сангаасve;
第4页，共47页。
硬件描述语言及器件2(侯伯亨版)
硬件描述语言发展历程
1980年代
第一个HDL，即VHDL诞生。
1990年代
Verilog成为另一种广泛使用的 HDL。
2000年代至今
随着FPGA和ASIC设计复杂性的 增加，HDL在数字电路设计中占 据越来越重要的地位。
硬件描述语言应用领域
集成电路设计
用于描述数字集成电路的行为和结构。
系统级设计
述组合逻辑电路和时序逻辑电路，使得设计者能够更方便地描述电路的行为和功能。
结构建模
总结词
结构建模关注电路的物理结构和组成，使用实例化语句来描述。
详细描述
结构建模是一种基于物理结构的硬件描述方法。它关注电路的物理结构和组成，使用实例化语句来描述电路的各 个组成部分。这种方法使得设计者能够更清晰地表达电路的结构和组成，并且方便地实现电路的模块化和复用。
仿真和测试
Verilog支持仿真和测试，使得设计者能够验证电路的正确性和性能。
可移植性
Verilog代码可以在不同的EDA工具和平台上使用，提高了设计的可 移植性。
模块化设计
Verilog支持模块化设计，使得复杂系统可以被分解为较小的模块， 提高了设计的可维护性和可重用性。
Verilog语言基本结构
混合建模
总结词
混合建模结合了行为建模和结构建模的方法，通过使用不同的建模方法来描述不同的电路部分。
详细描述
混合建模是一种综合使用行为建模和结构建模的方法。它可以根据不同的电路部分选择不同的建模方 法，以实现更全面、更准确的硬件描述。混合建模能够充分发挥行为建模和结构建模的优势，使得设 计者能够更灵活地描述复杂的电路系统。
05
硬件描述语言应用实例
VHDL应用实例
数字电路学习中引入硬件描述语言-精品文档
数字电路学习中引入硬件描述语言i=r随着信息时代的来临，“数字”二字正越来越多的出现在各个领域，数字电视、数字通信、数字电影、数字控制……数字化已成为当今信息社会的技术基础，电子技术发展的潮流。
数字电路已从早期的分立元件发展到集成电路，以及具有特定功能的专用集成电路，其设计的复杂度、集成度越来越大，而传统的设计方式已无能为力。
为解决这一问题，基于硬件描述语言( HDL，Hardware Description Lan-guage )的全新设计方法应运而生。
硬件描述语言是一种用形式化方法描述数字电路和系统的语言，形式上和普通计算机编程语言很相似。
利用这种语言，数字电路系统的设计可以从上层到下层（从抽象到具体）逐层描述自己的设计思想，用一系列分层次的模块来表示极其复杂的数字系统。
传统的数字电路设计方法其设计步骤分为：设计原始状态表、状态化简、状态编码、根据状态转换表建立输入和输出方程，画出逻辑电路并连接。
这种方法需要一定的逻辑推导与化简，学习起来枯燥乏味，极易挫伤学习兴趣。
但是如果在学习过程中将硬件描述语言加入其中，自行编写程序，从仿真波形中观察信的逻辑变化，将被动学习变为主动学习，将会更加容易理解和掌握数字逻辑电路。
当今最为流行的硬件描述语言以VHDL和Verilog HDL 应用最为广泛。
Verilog HDL 以其易学自由的特点被美国80%以上的电子工程师使用，而国内大多数公司和研究单位也在使用Verilog HDL 语言。
Verilog HDL语言简单易学，比较适合底层逻辑电路的描述，只要有C 语言编程基础，即可在短时间掌握。
而C 语言是大多数理工类学生必修的编程语言之一。
这里以Verilog HDL语言为基础，介绍如何在数字电路中引入硬件描述语言学习全加器。
、传统方法设计全加器全加器是用门电路实现两个二进制数相加并求出和的组合电路，称为一位全加器。
一位全加器可以处理低位进位，并输出本位加法进位。
《硬件描述语言》课件
嵌入式系统设计
系统集成
在嵌入式系统设计中，硬件描述语言可以用于集成各种硬 件和软件组件，如处理器、存储器、外设接口等。这有助 于提高系统的可靠性和性能。
可定制性
通过使用硬件描述语言，可以根据具体的应用需求对嵌入 式系统进行定制和优化。这有助于缩短产品上市时间和降 低成本。
低功耗设计
在嵌入式系统设计中，低功耗是一个重要的考虑因素。使 用硬件描述语言，可以帮助设计人员更好地优化系统的功 耗性能。
总结词
提高硬件工作效率的技术
VS
详细描述
流水线（Pipeline）设计技术是一种将一 个完整操作分解为多个独立、有序的阶段 ，并使这些阶段连续执行以提高效率的技 术。在硬件设计中，流水线技术可以将一 个复杂操作分解为多个简单操作，并行执 行，从而显著提高硬件的工作效率和性能 。
优化设计技巧
总结词
提高设计性能和降低成本的技巧
总结词
随着硬件设计复杂性的增加，高层次综合和抽象化设计成为硬件描述语言发展 的重要趋势。
详细描述
高层次综合允许设计师使用高级语言描述硬件行为，然后由综合工具自动转换 为低层次的门级网表。这种抽象化设计方法减少了设计细节的复杂性，提高了 设计效率。
可重用模块与IP核复用
总结词
可重用模块和IP核复用是硬件描述语言发展的另一个重要趋势。
Quartus II
Altera公司推出的FPGA设计软件，包括综合工具和实现工具，支 持VHDL和Verilog硬件描述语言。
Vivado
Xilinx公司推出的FPGA设计软件，包括综合工具和实现工具，支持 VHDL和Verilog硬件描述语言。
布局与布线工具
Mentor Graphics的IC Station
硬件描述语言简介共35页文档
25.07.2021
3
举个例子，在传统的设计方法中，对2输入的与
门，我们可能需到标准器件库中调个74系列的器件
出来，但在硬件描述语言中，“& ”就是一个与门的
形式描述，“C = A & B”就是一个2输入与门的描述。
而“and”就是一个与门器件。
硬件描述语言发展至今已有二十多年历史，当
口。
模块在概念上可等同一个器件就如我们调用通用器件
（与门、三态门等）或通用宏单元（计数器、ALU、
CPU）等，因此，一个模块可在另一个模块中调用。
一个电路设计可由多个模块组合而成，因此一个模块
的设计只是一个系统设计中的某个层次设计，模块设
计可采用多种建模方式。
25.07.2021
6
三个描述层次
• 开关级描述：描述电阻、晶体管以及它
<declarations>
<module items>
endmodule
25.07.2021
9
几个简单事例：
例[1] 加法器
module addr (a, b, cin, cout, sum);
input [2:0] a;
input [2:0] b;
input cin;
output cout;
output [2:0] sum;
硬件描述语言简介
1、 舟 遥 遥 以 轻飏， 风飘飘 而吹衣 。
2、 秋 菊 有 佳 色，裛 露掇其 英。
3、 日 月 掷 人 去，有 志不获 骋。
4、 未 言 心 相 醉，不 再接杯 酒。
5、 黄 发 垂 髫 ，并怡 然自乐 。
第九章 硬件描述语言简介
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
module test; comp c1 (Q, R, J, K); // Positional mapping comp c2 (.i2(K), .o1(Q), .o2(R), .i1(J)); // Named mapping comp (Q, R , J, K); // error!!! unNamed instance comp (.i1(J), , , .o1(Q)); //error!!! unNamed instance endmodule 2008-3-26
2008-3-26
模块例化(module instances)-名称映射
module DFF (d, clk, rst, q, qb); 名称映射的语法: …… .内部信号(外部信号) ……. endmodule module REG4( d, clk, clr, q, qb); output [3: 0] q, qb; input [3: 0] d; input clk, clr; DFF d0 (.d(d[0]), .clk(clk), .rst(clr), .q(q[0]), .qb(qb[0])); DFF d1 (.d(d[1]), .clk(clk), .rst(clr), .q(q[1]), .qb(qb[1])); DFF d2 (.d(d[2]), .clk(clk), .rst(clr), .q(q[2]), .qb(qb[2])); DFF d3 (.d(d[3]), .clk(clk), .rst(clr), .q(q[3]), .qb(qb[3])); endmodule
2008-3-26
总结:常见输入波形产生
通常需要两类波形.一类是具有重复模式的波 形,例如时钟波形,另一类是一组确定值的波 形. 有两种产生激励值的主要方法: 1) 产生波形,并在确定的离散时间间隔加载激 励. 2) 根据模块状态产生激励,即根据模块的输出 响应产生激励.
2008-3-26
上次课主要内容
1,结构描述与行为建模 2,Verilog的各种语句:赋值语句, always语句,条件语句,循环语句 3,always块@敏感量解释
2008-3-26
Verilog语法口诀
Reg与wire变量类型及其对应的电 路模型; 连续赋值,阻塞赋值,非阻塞赋值 语句区别; 时序,组合逻辑电路的Verilog描 述,always@(敏感量)完整性; 语句,块并行执行的理解.
2008-3-26
模块例化(module instances)-注意1
module comp (o1, o2, i1, i2); output o1, o2; input i1, i2; 没有连接时通常会产生警告 ... endmodule
module test; comp c1 (Q, R, J, K); // Positional mapping comp c2 (.i2(K), .o1(Q), .o2(R), .i1(J)); // Named mapping comp c3 (Q, , J, K); // One port left unconnected comp c4 (.i1(J), .o1(Q)); // Named, two unconnected ports endmodule
2008-3-26
常见公司数字IC设计招聘-题目
1,用D触发器做个二分频的电路.又问什么是状
态图.(华为) 2,请画出用D触发器实现2倍分频的逻辑电 路?(汉王 ) 3,怎样用D触发器,与或非门组成二分频电 路?(东信) 4, How many flip-flop circuits are needed to divide by 16? (Intel) 16分频?
q <=1 ' b0; esle
q <= d; endmodule
大致电路图,右图如何修改?
2008-3-26
2008-3-26
本次课主要内容
1,always块@敏感量解释 2,模块实例化方法 3, test bench使用简介 4,仿真与仿真工具 5,例子
2008-3-26
模块例化(module instances)-位置映射
- 用 元件的实例调用: and2 and_inst ( q, a, b); - 用 always 块:
a d b e c
always @ (posedge clk or posedge clr) if (clr) q<= 0; else if (en) q<= d; 2008-3-26
并行和顺序逻辑关系的表示
module DFF (d, clk, rst, q, qb); input d,clk,rst; output q,qb; reg q,qb; always @ (posedge clk or negedge rst) if (!rst) begin q<=1'b0; qb<=1'b1; end else begin q<=d; qb<=~d; end endmodule module REG4( d, clk, clr, q, qb); … endmodule
常见公司数字IC设计招聘-题目
1,IC设计中同步复位与 异步复位的区 别.(南山之桥)
2008-3-26
同步复位D触发器的Verilog描述及其电路原理图
module syn_dff (d,clk,rst, q); input d, clk, rst; output q; reg q; always @( posedge clk) if(rst) q <=1'b0; esle q <= d; endmodule
2008-3-26
本次课主要内容
1,always块@敏感量解释 2,模块例化方法 3, test bench使用简介 4,仿真与仿真工具 5,例子
2008-3-26
Verilog HDL模块中的逻辑表示
在Verilog 模块中有三种方法可以生成逻辑电 路: - 用 assign 语句:
assign cs = ( a0 & ~a1 & ~a2 ) ;
2008-3-26
模块例化(module instantiation)-注意2
模块实例化时实例必须有一个名字. 使用位置映射时,端口次序与模块的说明相同. 使用名称映射时,端口次序与位置无关 没有连接的输入端口初始化值为x.
module comp (o1, o2, i1, i2); output o1, o2; input i1, i2; ... endmodule
如在模块中逻辑功能由下面三个块组成 : assign cs = ( a0 & ~a1 & ~a2 ) ; // 块1 and2 and_inst ( qout, a, b); //块2 always @ (posedge clk or posedge clr) //块3 if (clr) q<= 0; else q<= d; 三个块是并行的,它们产生三块独立的逻辑电路;
2008-3-26
模块例化(module instances)-位置映射
module DFF (d, clk, rst, q, qb); ……. 模块实例化方法1:位置映射 endmodule module REG4( d, clk, clr, q, qb); output [3: 0] q, qb; input [3: 0] d; input clk, clr; DFF d0 (d[0], clk, clr, q[0], qb[0]); DFF d1 (d[1], clk, clr, q[1], qb[1]); DFF d2 (d[2], clk, clr, q[2], qb[2]); DFF d3 (d[3], clk, clr, q[3], qb[3]); endmodule
2008-3-26
模块例化(module instances)-位置映射
可以将模块的实例通过端口连接起来构成一个大的系 统或元件. 在上面的例子中,REG4有模块DFF的四个实例.注 意,每个实例都有自己的名字(d0, d1, d2, d3).实例 名是每个对象唯一的标记,通过这个标记可以查看每 个实例的内部. 实例中端口的次序与模块定义的次序相同(-位置映 射). 模块实例化与调用程序不同.每个实例都是模块的一 个完全的拷贝,相互独立,并行.
当always块中没有敏感量时,会出现电路死循环的情况. 描述功能模块时注意避免这种情况!!!! 这种使用方式可以在测试模块使用.
module comparator( out, in1, in2); output [1: 0] out; input [7: 0] in1, in2; reg [1: 0] out; always //error if (in1 == in2) out = 2'b00; else if (in1 > in2) out = 2'b01; else out = 2'b10; initial #10 $finish; 2008-3-26 endmodule
大致电路图,右图如何修改?
2008-3-26
2008-3-26
异步复位D触发器的Verilog描述及其电路原理图
module asyn_dff (d,clk,rst, q); input d, clk, rst; output q; reg q; always @( posedge clk or negedge rst) if(!rst)
本次课主要内容
1,always块@敏感量解释 2,模块例化方法 3, test bench使用简介 4,仿真与仿真工具 5,例子
2008-3-26
讲解寄存器的变量被综合成触发器时的例子 到底波形时如何的呢?如何进行仿真测试?