EDA与硬件描述语言.
EDA技术及其应用(3)
1.4 EDA的优势
手工设计方法
●复杂电路的设计、调试十分困 难；
●无法进行硬件系统仿真，若某 一过程存在错误，查找和修改十 分不便；
●设计过程中产生大量文档，不 易管理；
●对于IC设计而言，设计实现过 程与具体生产工艺直接相关，因 此可移植性差；
●只有在设计出样机或生产出芯 片后才能进行实测；
EDA技术
在设计时加入用于测试的部分逻辑，即进行可测性设计(DFT ，Design For Test)，在设计完成后用来测试关键逻辑。
在ASIC设计中的扫描寄存器，是可测性设计的一种，原理是 把ASIC中关键逻辑部分的普通寄存器用测试扫描寄存器来代替， 在测试中可以动态地测试、分析设计其中寄存器所处的状态，甚至 对某个寄存器加以激励信号，改变该寄存器的状态。
1.6.3 GAL
GAL的OLMC单元设有多种组态，可配置成专用组合输出、专 用输入、组合输出双向口、寄存器输出、寄存器输出双向口等， 为逻辑电路设计提供了极大的灵活性。由于具有结构重构和输出 端的任何功能均可移到另一输出引脚上的功能，在一定程度上， 简化了电路板的布局布线，使系统的可靠性进一步地提高。GAL 的出现是复杂PLD的里程碑。
1.11 编程与配置
目前常见的大规模可编程逻辑器件的编程工艺有三种： 1．基于电可擦除存储单元的EEPROM或Flash技术。 2．基于SRAM查找表的编程单元。 3．基于反熔丝编程单元。
1.12 FPGA配置器件
主动配置方式
由FPGA器件引导配置操作过程，它控 制着外部存储器和初始化过程
被动配置方式
1.2 EDA技术应用对象
全定制或半定制ASIC
实现目标 ASIC的设计和实现
FPGA/CPLD（或称可编程ASIC）开发应用
EDA课件第三章
tmp2:=d1 AND (NOT sel); tmp3:=tmp1 OR tmp2; tmp<=tmp3;
q<=tmp AFTER m; END PROCESS cale;
END ARCHITECTURE connect;
(2) 端口方向
端口方向用来定义外部引脚的信号方向是输入还 是输出。
凡是用“IN”进行方向说明的端口，其信号自端口 输入到构造体，而构造体内部的信号不能从该端口输 出。相反，凡是用“OUT”进行方向说明的端口，其信 号将从构造体内经端口输出，而不能通过该端口向构 造体输入信号。
实体说明
一个模块中仅有一 个设计实体。
实体 提供设计模块的接口信息，是VHDL设计电 路的最基本部分。
实体说明具有如下的结构：
ENTITY 实体名 IS
实体说明以“ENTITTY 实体名
[类属参数说明]；
IS”开始至“END ENTITTY实体 名”结束。这里大写字母表示
实体说明的框架。实际上，对
此例中的外部引脚
ARCHITECTURE connect OF mux IS SIGNAL tmp:BIT; BEGIN
cale:PROCESS(d0,d1,sel) IS VARIABLE tmp1,tmp2,tmp3:BIT;
BEGIN tmp1:=d0 AND sel;
为d0，d1，sel，q 。
库（Library）是经编译后的数据的集合，它存放包集合 定义、实体定义、构造体定义和配置定义。
设计中的子程序和 公用数据类型的集合。
程序包
IEEE标准的标准程序包 设计者自身设计的程序包
包和库具有这样的关系：多个过程和函数汇集在一起构成包 集合，而几个包汇集在一起就形成一个库。
EDA综述
EDA综述报告前言EDA技术伴随着计算机、集成电路、电子系统设计的发展，经历了三个发展阶段：1、计算机辅助设计(CAD)2、计算机辅助工程设计(CAE)3、电子设计自动化(EDA)1、计算机辅助设计(CAD)随着集成电路的出现和应用，硬件设计进入到发展的初级阶段。
初级阶段的硬件设计大量选用中小规模标准集成电路。
在此阶段，人们开始将产品设计过程中高度重复性的繁杂劳动，如布图布线工作，用二维图形编辑与分析的CAD工具替代，最具代表性的产品就是美国ACCEL公司开发的Tango布线软件。
20世纪70年代，是EDA技术发展初期，由于PCB布图布线工具受到计算机工作平台的制约，其支持的设计工作有限且性能比较差。
2、计算机辅助工程（CAE）随着微电子工艺的发展，相继出现了集成上万只晶体管的微处理器、集成几十万直到上百万储存单元的随机存储器和只读存储器。
此外，支持定制单元电路设计的硅编辑、掩膜编程的门阵列，如标准单元的半定制设计方法以及可编程逻辑器件(PAL和GAL)等一系列微结构和微电子学的研究成果都为电子系统的设计提供了新天地。
因此，可以用少数几种通用的标准芯片实现电子系统的设计。
20世纪80年代初，推出的EDA工具则以逻辑模拟、定时分析、故障仿真、自动布局和布线为核心，重点解决电路设计没有完成之前的功能检测等问题。
到了20世纪80年代后期，EDA工具已经可以进行设计描述、综合与优化和设计结果验证，CAE阶段的EDA工具不仅为成功开发电子产品创造了有利条件，而且为高级设计人员的创造性劳动提供了方便。
但是，大部分从原理图出发的EDA工具仍然不能适应复杂电子系统的设计要求，而具体化的元件图形制约着优化设计。
3、电子系统设计自动化阶段微电子技术的发展，特别是可编程逻辑器件的发展，使得微电子厂家可以为用户提供各种规模的可编程逻辑器件，设计者通过设计芯片实现电子系统功能。
EDA工具的发展，又为设计师提供了全线EDA工具。
2、EDA(概述)
陈 杨
EDA技术与 EDA技术与VHDL 技术
概
述
本章主要内容
一、EDA技术及其发展 EDA技术及其发展 二、EDA技术实现目标 EDA技术实现目标 三、硬件描述语言VHDL 硬件描述语言VHDL 四、VHDL综合 VHDL综合 五、基于VHDL的自顶向下设计方法 基于VHDL的自顶向下设计方法 VHDL 六、EDA与传统电子设计方法的比较 EDA与传统电子设计方法的比较 七、EDA的发展趋势 EDA的发展趋势
设计过程中的每一步都可称为一个综合环节。 设计过程中的每一步都可称为一个综合环节。
从自然语言转换到VHDL语言算法表示，即自然语言综合； VHDL语言算法表示 (1) 从自然语言转换到VHDL语言算法表示，即自然语言综合； 从算法表示转换到寄存器传输级(Register Level， (2) 从算法表示转换到寄存器传输级 (Register Transport Level ， RTL)，即从行为域到结构域的综合，即行为综合； RTL)，即从行为域到结构域的综合，即行为综合； RTL级表示转换到逻辑门 包括触发器)的表示，即逻辑综合； 级表示转换到逻辑门( (3) RTL级表示转换到逻辑门(包括触发器)的表示，即逻辑综合； 从逻辑门表示转换到版图表示(ASIC设计) 或转换到FPGA (ASIC设计 FPGA的 (4) 从逻辑门表示转换到版图表示 (ASIC 设计 ) ， 或转换到 FPGA 的 配置网表文件，可称为版图综合或结构综合。 配置网表文件，可称为版图综合或结构综合。有了版图信息就可以 把芯片生产出来了。有了对应的配置文件，就可以使对应的FPGA FPGA变 把芯片生产出来了。有了对应的配置文件，就可以使对应的FPGA变 成具有专门功能的电路器件。 成具有专门功能的电路器件。
简述eda技术
简述eda技术EDA技术，即电子设计自动化技术（Electronic Design Automation），是应用计算机技术和软件工具来辅助电子系统的设计、验证和制造的一种技术。
EDA技术在电子系统设计领域起到了重要的作用，大大提高了设计效率和产品质量。
EDA技术主要包括电子系统级设计（ESL）、硬件描述语言（HDL）、逻辑综合、电路仿真、布局布线、测试和制造等方面。
其中，硬件描述语言是EDA技术的核心之一。
硬件描述语言是一种用于描述电子系统结构和行为的高级语言，常用的硬件描述语言有VHDL和Verilog。
通过硬件描述语言，设计工程师可以方便地描述电路的逻辑功能和时序特性，实现电路设计的高效、精确和灵活。
逻辑综合是EDA技术中的重要环节，它将高级语言描述的电路转化为门级电路的表示。
逻辑综合过程中，常常涉及到逻辑优化、时序优化和面积优化等技术。
逻辑综合的目标是使电路满足特定的性能指标，如时序约束、功耗限制和面积约束等，同时尽量减少电路的成本和设计周期。
电路仿真是EDA技术中另一个重要的环节，它通过计算机模拟电路的行为，验证电路的正确性和性能是否满足设计要求。
电路仿真可以分为功能仿真和时序仿真两个层次。
功能仿真主要验证电路的逻辑功能是否正确，而时序仿真则进一步验证电路的时序特性是否满足设计要求。
通过仿真，设计工程师可以及时发现和解决电路设计中的问题，提高设计的可靠性和稳定性。
布局布线是EDA技术中的另一个重要环节，它主要负责将逻辑电路映射到物理布局上，并进行连线。
布局布线过程中，需要考虑到电路的时序约束、功耗和面积等因素，以及避免电路中的时序冲突和信号干扰等问题。
布局布线的目标是使电路在给定的约束条件下，尽量满足性能要求，并达到最佳的物理布局效果。
测试是EDA技术中的另一个重要环节，它主要用于验证电路的正确性和可靠性。
测试过程中，常常需要设计和生成一系列的测试模式，以覆盖电路的所有可能工作状态，并通过测试模式来判断电路的输出是否与预期一致。
EDA总结知识点
EDA总结知识点eda总结知识点：第一章1.1.1eda的定义:是电子设计自动化（electriondesignautomation)的缩写，是90年代初，从计算机计算机辅助设计cad，计算机辅助制造cam，计算机辅助测试cat和计算机辅助工程（cae）的概念发展起来的。
窄EDA和宽EDA。
在这本书中，我们主要研究狭义的EDA。
狭义eda：以大规模可编程逻辑器件为设计载体，以硬件描述语言为系统逻辑描述的主要表达方式，以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具，通过有关的开发软件，自动完成用软件方式设计的电子系统到硬件系统的逻辑编译、逻辑化简、逻辑分割、逻辑综合及优化、逻辑布局布线、逻辑仿真等等一系列的工作，最终形成集成电子系统或专用集成芯片的新技术。
也称为：ies/asic自动设计技术。
广义的EDA包括狭义的EDA，以及计算机辅助分析（PSpice、EWB、matlab）和印刷电路板计算机辅助设计PCB CAD技术（如Protel、OrCAD）。
因为在广义的EDA技术中，CAA 技术和PCB CAD技术都不具备逻辑综合和逻辑适配的功能，所以我们不能称之为真正意义上的EDA技术，最好称之为现代电子设计技术。
利用eda技术进行电子系统的设计，具有以下特点：（1）用软件的方式设计硬件（2）软件设计系统向硬件系统的转换由相关开发软件完成。
（3）在设计过程中，可以使用相关软件进行各种模拟；（4）系统可现场编程，在线升级；（5）整个系统可集成在一个芯片上，体积小、功耗低、可靠性高；eda技术进入21世纪后得到了更大的发展，主要表现在：1）使电子设计成果以自主知识产权的形式得到明确表达和确认；2）在仿真和设计方面支持标准语言的强大EDA软件已持续推出；3）电子技术领域全方位融入eda领域，例如：软件无线电的迅速崛起，模拟电路系统硬件描述语言的表达和设计的标准化，系统可编程模拟器件的出现等4）电子领域各个学科的界限更加模糊和包容：模拟和数字、软件和硬件、系统和设备、ASIC和FPGA、行为和结构等。
什么是EDA技术
什么是EDA技术EDA是电子设计自动化（Electronic Design Automation）缩写，是90年代初从CAD（计算机辅助设计）、CAM（计算机辅助制造）、CAT（计算机辅助测试）和CAE（计算机辅助工程）的概念发展而来的。
EDA技术是以计算机为工具，根据硬件描述语言HDL（ Hardware Description language）完成的设计文件，自动地完成逻辑编译、化简、分割、综合及优化、布局布线、仿真以及对于特定目标芯片的适配编译和编程下载等工作。
典型的EDA工具中必须包含两个特殊的软件包，即综合器和适配器。
综合器的功能就是将设计者在EDA平台上完成的针对某个系统项目的HDL、原理图或状态图形描述，针对给定的硬件系统组件，进行编译、优化、转换和综合，最终获得我们欲实现功能的描述文件。
综合器在工作前，必须给定所要实现的硬件结构参数，它的功能就是将软件描述与给定的硬件结构用一定的方式联系起来。
也就是说，综合器是软件描述与硬件实现的一座桥梁。
综合过程就是将电路的高级语言描述转换低级的、可与目标器件FPGA/CPLD相映射的网表文件。
适配器的功能是将由综合器产生的王表文件配置与指定的目标器件中，产生最终的下载文件，如JED文件。
适配所选定的目标器件（FPGA/CPLD芯片）必须属于在综合器中已指定的目标器件系列。
硬件描述语言HDL是相对于一般的计算机软件语言，如：C、PASCAL而言的。
HDL语言使用与设计硬件电子系统的计算机语言，它能描述电子系统的逻辑功能、电路结构和连接方式。
设计者可利用HDL程序来描述所希望的电路系统，规定器件结构特征和电路的行为方式；然后利用综合器和适配器将此程序编程能控制FPGA和CPLD内部结构，并实现相应逻辑功能的的门级或更底层的结构网表文件或下载文件。
目前，就FPGA/CPLD开发来说，比较常用和流行的HDL主要有ABEL-HDL、AHDL和VHDL。
eda名词解释
名词解释：1.EDA(Electronic Design Automation)：电子设计自动化，是从计算机辅助设计（CAD）、计算机辅助制造（CAM）、计算机辅助测试（CAT）和计算机辅助工程（CAE）的概念发展而来的。
EDA技术是指以计算机为工作平台，融合了应用电子技术、计算机技术、信息处理及智能化技术的最新成果，进行电子产品的自动设计。
2.HDL（Hardware Description Language）：硬件描述语言，是一种以文本形式描述数字电路和数字系统的语言，是指对硬件电路进行行为描述、寄存器传输描述或者结构化描述的一种新兴语言。
3.FPGA（Field Programmable Gate Array）：现场可编程逻辑门阵列，它采用了逻辑单元阵列LCA（Logic Cell Array）这样一个概念，内部包括可配置逻辑模块CLB（Configurable Logic Block）、输入输出模块IOB（Input Output Block）和内部连线（Interconnect）三个部分。
FPGA利用小型查找表（16×1RAM）来实现组合逻辑。
4.CPLD（Complex Programmable Logic Device）：复杂的可编程逻辑器件, 主要是由可编程逻辑宏单元(MC，Macro Cell)围绕中心的可编程互连矩阵单元组成。
是一种用户根据各自需要而自行构造逻辑功能的数字集成电路。
其基本设计方法是借助集成开发软件平台，用原理图、硬件描述语言等方法，生成相应的目标文件，通过下载电缆（“在系统”编程）将代码传送到目标芯片中，实现设计的数字系统。
5.IP(Internet Protocol): 网络之间互连的协议，也就是为计算机网络相互连接进行通信而设计的协议。
在因特网中，它是能使连接到网上的所有计算机网络实现相互通信的一套规则，规定了计算机在因特网上进行通信时应当遵守的规则。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
• EDA设计方法：自上而下的设计方法
系统规格设计 功能级描述、仿真 模块化分、仿真
逻辑综合、优化、布局布线
定时仿真、定时检查
输出门级网表 ASIC芯片投片、PLD器件编程、测试
2.传统的设计方法是基于电路板的设计方法， EDA技术是基于芯片的设计方法
可编程逻辑器件
芯片设计
电路板构成
电子系统
3.描述方式不同 传统设计方法采用电路图为主； EDA设计方法以硬件描述语言 （HDL_Hard Description Language）为主 4.设计手段不同 传统设计方法以手工设计为主； EDA设计方法为自动实现，其方案验 证与设计、系统逻辑综合、布局布线、性 能仿真、器件编程均由EDA工具一体化完 成
• FPGA 在结构上主要分为三个部分，即可 编程逻辑单元，可编程输入 /输出单元和可 编程连线三个部分。CPLD在结构上主要包 括三个部分，即可编程逻辑宏单元，可编 程输入/输出单元和可编程内部连线。 • 高集成度、高速度和高可靠性是 FPGA/CPLD最明显的特点，其时钟延时可 小至ns级。结合其并行工作方式，在超高 速应用领域和实时测控方面有着非常广阔 的应用前景。
2.计算机辅助工程设计(CAE)阶段 20世纪80年代初，出现了低密度的可 编程逻辑器件(PAL_Programmable Array Logic和GAL_Generic Array Logic)，相应 的EDA开发工具主要解决电路设计没有完 成之前的功能检测等问题。 80年代后期，EDA工具已经可以进行 初级的设计描述、综合、优化和设计结果 验证。
教材及参考资料
• 教材： 《VHDL硬件描述语言》 辛春艳编著 国防工业出版社 • 参考书： 《VHDL与数字电路设计》卢毅、赖杰 编著 科学出版社 《EDA技术及应用》谭会生，张昌凡 编著 西安电子科技大 学出版社 《CPLD/FPGA的开发与应用》徐光辉 徐志军 编著电子工业 出版社 • 相关的网站：
传统设计方法与EDA设计方法比较
• 传统方法 1.自下而上 2.通用的逻辑元器件 3.系统硬件设计的后期进 行仿真和调试 4.主要设计文件是电路原 理图 5.手工实现
• EDA 方法 1.自上而下 2. PLD （可编程逻辑器） 3.系统设计的早期进行仿 真和修改 4.多种设计文件，发展趋 势以HDL描述文件为 主 5.自动实现
第1章 EDA与硬件描述语言
1.1 电子设计自动化（EDA）技术
1.1.1 EDA技术的含义
Electronic Design Automation 电子设计自动化
1.1.2 EDA技术的发展历程 1. 早期电子CAD阶段 20世纪70年代，属EDA技术发展初期。 利用计算机、二维图形编辑与分析的CAD 工具，完成布图布线等高度重复性的繁杂 工作。 典型设计软件如Tango布线软件。
• EDA技术的广义定义范围包括： (1)半导体工艺设计自动化 (2)可编程器件设计自动化 (3)电子系统设计自动化 (4)印刷电路板设计自动化 (5)仿真与测试、故障诊断自动化 (6)形式验证自动化 统称为EDA工程
• EDA技术的狭义定义： 以大规模可编程逻辑器件为设计载体， 以硬件描述语言为系统逻辑描述的主要表 达方式，以计算机、大规模可编程器件的 开发软件及实验开发系统为设计工具，自 动完成用软件方式描述的电子系统到硬件 系统的逻辑编译、逻辑化简、逻辑仿真， 直至完成对于特定目标芯片的适配编译、 逻辑映射、编程下载等工作，最终形成集 成电子系统或专用集成芯片的一门多学科 融合的新技术。
1.1.3 传统设计方法与EDA设计方法的区别 1.设计思想的不同 • 传统设计方法：自下而上的设计方法
系统测试与性能分析
完整系统构成
电路板设计
固定功能元件
• 传统设计方法的缺点： 1.设计依赖手工和经验 2.设计依赖现有的通用元器件 3.设计后பைடு நூலகம்的仿真和调试 4.自下而上设计思想的局限 5.设计实现周期长，灵活性差，耗时耗力， 效率低下。
3.电子设计自动化(EDA)阶段 20世纪90年代，可编程逻辑器件迅速 发展，出现了功能强大的全线EDA工具。 具有较强抽象描述能力的硬件描述语言 （VHDL、Verilog HDL）及高性能综合工 具的使用，使过去单功能电子产品开发转 向系统级电子产品开发(即SOC_System On a Chip：单片系统或片上系统集成)。 开始实现“概念驱动工程(Concept Driver Engineering，CDE)的梦想。
VHDL硬件描述 语言
本课程的安排
• 学时数：56学时（课堂教学40学时，实验教学24学时） • 课堂教学内容： 第一部分、EDA与硬件描述语言概述 EDA技术硬件知识、软件知识、开发系统简介 第二部分、VHDL编程基础 VHDL语言的基本结构、语言元素、基本语句 第三部分、基本逻辑电路的设计 组合逻辑、时序逻辑、状态机设计 第四部分、MAX+PLUSII开发工具 第五部分、EDA实验开发系统 恒科电子 HK ——EDA实验开发系统 第六部分、VHDL设计应用实例 • 教学目的：掌握一门设计语言，熟悉一类设计工具
1.1.4 EDA技术的主要内容 • 实现载体：大规模可编程逻辑器件 (PLD_Programmable Logic Device) • 描述方式：硬件描述语言(HDL) VHDL、 Verilog HDL • 设计工具：开发软件、开发系统 • 硬件验证：实验开发系统
• 1. 大规模可编程逻辑器件 • 可编程逻辑器件(简称PLD)是一种 由用户编程以实现某种逻辑功能的新型逻 辑器件。FPGA和CPLD分别是现场可编程 门阵列和复杂可编程逻辑器件的简称。现 在，FPGA和CPLD器件的应用已十分广泛， 它们将随着EDA技术的发展而成为电子设 计领域的重要角色。
• 2. 硬件描述语言(HDL) • 常 用 的 硬 件 描 述 语 言 有 VHDL 、 Verilog、ABEL。 • VHDL ：作为 IEEE 的工业标准硬件描 述语言，在电子工程领域，已成为事实上 的通用硬件描述语言。 • Verilog ：支持的 EDA 工具较多，适 用于 RTL 级和门电路级的描述，其综合过 程较VHDL稍简单，但其在高级描述方面不 如VHDL。