数电读书笔记讲课稿

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

数电读书笔记

书名:数字电子技术基础

作者:林涛

出版社:清华大学出版社

读书时间:2013年11月10日————2013年11月22日

内容简介:

《数字电子技术基础(第2版)》依据新修订的《高等工业学校电子技术基础课程教学基本要求》,并结合多年的教学实践经验编写而成。主要内容包括数字逻辑基础、逻辑门电路、组合逻辑电路、触发器、时序逻辑电路、半导体存储器、脉冲波形的产生与变换、a/d与d/a转换、可编程逻辑器件、vhdl语言简介及其在数字系统分析与设计中的应用举例等。各章前有内容提要、学习提示,章未有小结、思考题与习题。《数字电子技术基础(第2版)》可作为高等学校电气信息类、电子信息类、计算机类及相近专业本科生数字电子技术基础教材和教学参考书,也可作为有关工程技术人员的参考书。

读书笔记:

①摘抄:

组合逻辑电路

组合逻辑电路是指在任何时刻,逻辑电路的输出状态只取决于该时刻各输入状态的组合,而与逻辑电路原来的状态无关。组合逻辑电路的结构特点是:电路由各种门电路构成,不存在反馈。

描述组合逻辑电路的功能的主要方式有以下几种。

1.逻辑函数表达式

逻辑函数表达式通常以与或表达式表示,并且化简为最简与或表达式,这种表达形式的有点是便于进行逻辑推导。

2.逻辑电路图

逻辑电路图简称为逻辑图,组合逻辑电路图是由各种门电路的逻辑符号及相互连线组成。

3.真值表

以表格的形式描述输入变量的各种取值组合与输出函数值的对应关系,输入变量取值组合的顺序通常以对应二进制数的顺序表示。

4.波形图

波形图是以数字波形的形式表示逻辑电路输入与输出的逻辑关系。

5.卡诺图:

卡诺图不仅可以作为简化逻辑函数的工具,而且也是描述逻辑函数的一种方式,卡诺图中的每一个小方格与真值表中每一组输入变量取值组合事实上存在一一对应的关系,在某种意义上说,卡诺图是真值表的图形表示。

组合逻辑电路的分析方法:

(1)写出逻辑函数表达式。根据已知的逻辑电路图,从输入到输出逐级写出逻辑电路的逻辑函数表达式。

(2)化简逻辑函数表达式。一般情况下,有逻辑电路写出的逻辑表达式不是最简与或表达式,因此需要对逻辑函数表达式进行化简或者变换,以便用最简与或表达式来表示逻辑函数。

(3)列写真值表。根据逻辑表达式列出反应输入输出逻辑变量互相关系的真值表。

(4)分析并用文字概括出电路的逻辑功能。根据逻辑真值表,分析并确定逻辑电路所实现的逻辑功能。

组合逻辑电路设计的一般方法。

(1)列出真值表。

(2)写出逻辑数表达式。

(3)化简或变换逻辑函数的表达式。

(4)画出逻辑电路图。

编码器和译码器:

编码器

在数字系统中,用特定代码(比如BCD码、二进制码等)表示各种不同的符号、字母、数字等有关信号的过程称之为编码。

1. 二进制编码器

能过实现用n为二进制代码对N=2的n次方个一般信号进行编码的电路,称之为二进制编码器,这种编码器又称之为普通编码器。

2. 优先编码器

在优先编码器电路中,允许两个以上的输入信号同时输入有效,为了保证输出代码与输入信号的一一对应关系,即每次只对一

个输入信号惊醒编码,因此,再设计优先编码器时,将所有输入信号按优先顺序排好队,当N个输入信号同事输入有效时,只能对其中优先权最高的一个输入信号进行编码。这种编码器广泛应用于计算机系统的中断请求和数字控制的排队逻辑电路中。

3. 二-十进制编码器

将表示十进制数0.1.2.3.4.5.6.7.8.9的10个信号分别转换4位二进制代码的电路,称为二-十进制编码器。

译码器

1.二进制译码器

二进制译码器输入时n位二进制码,输出有2的n次方条线。

2.74183应用举例

74138的基本功能是3线-8线译码器,但由于它具有3个使能控制端S1. S2. S3及能提供最小项的与非门电路结构。使74138译码器的扩展及灵活应用比较方便。

3.二-十进制译码器

二-十进制译码器也称BCD译码器,它的逻辑功能是将输入的一组BCD码译成十个高低电平输出信号。

4.数字显示译码器

数字显示译码器不同于上述的译码器,它的主要功能是译码驱动数字显示器件,数字显示的方式分三种:

(1)字形重叠式,即将不同字符的电极重叠起来,使相应的电极发亮,则可显示需要的字符。

(2)分段式,即在同一个平面上按笔画分布发光段,利用不同发光段组合,显示不同的数码。

(3)点阵式,由一些按一定规律排列的可发光的点组成,通过发光点组合显示不同的数码。

数据分配器与数据选择器

数据分配器

在数据传输的过程中,常需要把一条通道上的数据分配到不同的数据通道上,实现这一功能的电路成为数据分配器(也称多路数据分配器,多路数据调节器)。

数据选择器

数据选择器(MUX)的逻辑功能是在地址选择信号的控制下,从多路数据中选择出一路数据作为输出信号,相当于多输入的单刀多掷开关。

1.数据选择器的功能描述

2.数据选择器的扩展

如需要选择的数据通道较多时,可以选用八选一或十六选一数据选择器,也可以把几个数据选择器连接起来扩展数据输入端。

3.数据选择器的应用

数据选择器的应用很广泛,他不仅可以实现有选择的传递数据,而且还可以作为逻辑函数发生器,实现所有要求的逻辑函数功能,也可以将并行数据转化为串行数据进行传输。

计数器

2的n次方进制计数器组成规律

1.2的n次方进制同步加计数器

同步计数器中,每个触发器在CP的作用下同时形成新状态,由2的n次方进制加计数规律可知,最低位每来一个时钟脉冲就应翻转一次,而其他各位应在其所有低位全为1时,再来时钟脉冲才翻转(低位向高位进位),考虑到JK触发器的动作特点,用JK触发器实现2的n次方进制加计数器,其各级J、K输入关系如下:

J0=K0=1

J1=K1=Q0

J2=K2=Q1Q2

J2=K3=Q2Q1Q0

·

·

Jm=Km=Qm-1Qm-2…Q0=Qm-1Jm-1

2. 2的n次方进制同步减计数器

通过对2的n次方进制减计数器规律的研究可知,最低位触发器应每来一个时钟脉冲就翻转一次,高位触发器只要有在低位全部为0、低位需向高位借位时,在时钟脉冲作用下才翻转,用JK触发器实现时,其各级J ,K输入应满足以下格式:

J0=K0=1

J1=K1=Q0

J2=K2=Q1Q0

相关文档
最新文档