华中师范大学网络学院《数字逻辑》试题库及答案
华师网络教育_本科_数字电路与逻辑设计_在线练习(整理)解读
目录26 = 64，28 = 256，29 = 512，210 = 1024，220 = 1024K = 1M 选择题TTLTTL电路如图所示, TTL电路实现逻辑功能Y=（）。
答案:ATTL电路如图所示，其输出的逻辑函数Y=（）。
P22 P77 或非门(电阻相当于输入高电平1)答案:ATTL电路如图所示，其逻辑函数Y=（）。
P24 P77 异或门答案:BTTL电路如图所示，其逻辑函数Y=（）。
P22 P77 与非门答案:A如图所示TTL电路实现的逻辑关系是（）答案:D可以用作模拟开关，被称为双向开关的器件是（）A.TTL三态门B.TTL与非门C.CMOS异或门D.CMOS传输门答案:D选择题真值表逻辑功能若采用正逻辑，如下真值表所表示的逻辑功能是（）答案:D若采用正逻辑，如下真值表所表示的逻辑功能是（）。
答案:A若采用正逻辑，如下真值表所表示的逻辑功能是（）答案:C答案:B答案:B选择题存储器触发器只读存储器ROM的存储矩阵是（）。
A.与阵列B.或阵列C.三态控制端D.与非阵列答案:B2048×8位的RAM有（）位地址线。
2048 = 211A.8B.10C.11D.12答案:C1024×4位的RAM有（）位数据线。
A.2B.4C.8D.16答案:B以下器件中具有脉冲鉴幅功能的器件是（）。
A.反相器B.译码器C.施密特触发器D.单稳态触发器答案:Cn位寄存器由（）个触发器构成。
A.2B.nC.2nD. 2 n答案:B将T触发器接成如图所示电路，其特性方程Q n+1 =（）答案:D将JK触发器接成图中所示电路，其次态逻辑表达式：Q n+1=( )答案:B将D 触发器接成如图所示电路，其特性方程Qn+1=（ ）答案:D同步时钟RS 触发器与边沿RS 触发器具有（ ）。
A.相同的逻辑功能 B.相同的电路结构 C.相同的触发脉冲 D.相同的输出波形 答案:A选择题某二位时序电路的状态转换图如下所示，可以判断该时序电路是（ ）A.二进制加法计数器B.二进制减法计数器C.二位环型计数器D.三进制计数器 答案:A三位二进制计数器的有效状态数为（ ） A.2 B.3 C.6 D.8 答案:DDAC实现的功能是( )A.反相输出B.数模转换C.模数转换D.输出缓冲答案:B以下所列器件中，能实现模数转换的是（）A.双积分型ADCB.集成DACC.权电阻DACD.PROM答案:A如图所示电路，该电路为（）A.二极管与门B.二极管或门C.MOS管反相器D.CMOS与非门答案:A组合逻辑电路中的竞争冒险现象是由于 ( )所引起的。
《数字逻辑》期末考试A卷参考答案
《数字逻辑》期末考试 A 卷参考答案、判断题：下面描述正确的打’/，错误的打‘X’（每小题1分，共10 分）1、为了表示104个信息，需7位二进制编码[V ]2、BCD码能表示0至15之间的任意整数[X ]3、余3码是有权码[X ]4、2421码是无权码[X ]5、二值数字逻辑中变量只能取值6、计算机主机与鼠标是并行通信7、计算机主机与键盘是串行通信8、占空比等于脉冲宽度除于周期0和1,且表示数的大小[X ][X ][V ][V ]9、上升时间和下降时间越长，器件速度越慢[V ]10、卡诺图可用来化简任意个变量的逻辑表达式[X ]、写出图中电路的逻辑函数表达式。
（每小题5分，共10分）1、F=A B2、F= AB CD2分，共20分）1、在图示电路中.能实现逻辑功能F = ATH 的电路是 A °TTL 电路(A) F = ABCD(B) F = AH ・ CD -(C) F= A + B + C + D(D) F = A + B • C + D (E) F= A BCD4 . 己知F 二ABC + CD ■可以肯定使F = 0的情况是 _°(A) A=0, BC= 1； (B) B= 1 , C= 1 } (C) AB= 1, CD=Q.(D) BC= 1 , D= 15、逻辑函数A B+BCD+A C+ B C 可化简为A,B,C,D 。
(A) AB + AC + BC (B) AB + C (A4-B)(C) AB + CABA — O ?=11 QA |— I1 F •-&1 Q AB L Il —(B)悬0----空。
—A — &Bo —Co- &BA3 •满足如图所示电路的输岀函数F 的表达式为丄3B 1 o — VOF(D) AB +C (E) 19.图示电路中，当各触发器的状态为C 时.再输入一个CP 脉冲，融发器的 状态为QiQ 严0 0。
数字逻辑复习题有答案
数字逻辑复习题有答案1. 什么是数字逻辑中的“与”操作？答案：在数字逻辑中，“与”操作是一种基本的逻辑运算，它只有当所有输入信号都为高电平（1）时，输出信号才为高电平（1）。
如果任何一个输入信号为低电平（0），则输出信号为低电平（0）。
2. 描述数字逻辑中的“或”操作。
答案：在数字逻辑中，“或”操作是另一种基本的逻辑运算，它只要至少有一个输入信号为高电平（1），输出信号就为高电平（1）。
只有当所有输入信号都为低电平（0）时，输出信号才为低电平（0）。
3. 如何理解数字逻辑中的“非”操作？答案：“非”操作是数字逻辑中最基本的逻辑运算之一，它将输入信号的电平状态取反。
如果输入信号为高电平（1），输出信号则为低电平（0）；反之，如果输入信号为低电平（0），输出信号则为高电平（1）。
4. 解释数字逻辑中的“异或”操作。
答案：数字逻辑中的“异或”操作是一种逻辑运算，它只有在输入信号中有一个为高电平（1）而另一个为低电平（0）时，输出信号才为高电平（1）。
如果输入信号相同，即都是高电平或都是低电平，输出信号则为低电平（0）。
5. 什么是数字逻辑中的“同或”操作？答案：“同或”操作是数字逻辑中的一种逻辑运算，它只有在输入信号都为高电平（1）或都为低电平（0）时，输出信号才为高电平（1）。
如果输入信号不同，即一个为高电平一个为低电平，输出信号则为低电平（0）。
6. 什么是触发器，它在数字逻辑中的作用是什么？答案：触发器是一种具有记忆功能的数字逻辑电路，它可以存储一位二进制信息。
在数字逻辑中，触发器用于存储数据、实现计数、寄存器和移位寄存器等功能。
7. 简述D触发器的工作原理。
答案：D触发器是一种常见的触发器类型，它的输出状态由输入端D的电平决定。
当触发器的时钟信号上升沿到来时，D触发器会将输入端D的电平状态锁存到输出端Q，从而实现数据的存储和传递。
8. 什么是二进制计数器，它的功能是什么？答案：二进制计数器是一种数字逻辑电路，它能够按照二进制数的顺序进行计数。
《数字逻辑》期末考试A卷参考答案
《数字逻辑》期末考试A卷参考答案《数字逻辑》期末考试A卷参考答案一、判断题：下面描述正确的打‘√’，错误的打‘×’（每小题1分，共10分）1、为了表示104个信息，需7位二进制编码[√]2、BCD码能表示0至15之间的任意整数[×]3、余3码是有权码[×]4、2421码是无权码[×]5、二值数字逻辑中变量只能取值0和1，且表示数的大小[×]6、计算机主机与鼠标是并行通信[×]7、计算机主机与键盘是串行通信[√]8、占空比等于脉冲宽度除于周期[√]9、上升时间和下降时间越长，器件速度越慢[√]10、卡诺图可用来化简任意个变量的逻辑表达式[×]二、写出图中电路的逻辑函数表达式。
（每小题5分，共10分）1、F=A B四、填空题（每空1分，共20分）1、一个触发器可表示__1__位二进制码，三个触发器串接起来，可表示__3__ 位二进制数。
2、欲表示十进制的十个数码，需要__4__个触发器。
3、寄存器中，与触发器相配合的控制电路通常由_门电路_（选择提示：门电路、触发器、晶体二极管）构成。
4、一个五位的二进制加法计数器，由00000状态开始,问经过75个输入脉冲后，此计数器的状态为__01011_。
5、四位移位寄存器可以寄存四位数码，若将这些数码全部从串行输出端输出，需经过__3__个时钟周期。
6、_RS_触发器存在输入约束条件，_主从JK_触发器会出现一次翻转现象。
7、负跳沿触发翻转的主从JK触发器的输入信号应该在CP为_低电平_时加入，在CP为_高电平_时输入信号要求稳定不变。
8、正跳沿触发翻转的D触发器的输入信号在CP _上升沿_前一瞬间加入。
9、由与非门组成的基本RS触发器当输入R=0,S=0时，同向输出端Q＝__1__，反向输出端Q＝__1__，当_R、S同时由0变1_时，输出不定状态。
10、T触发器是由_JK_触发器的数据输入端短接而成。
数字逻辑考题与答案解析
数字逻辑试题1答案一、填空：（每空1分，共20分）1、（20.57）8 =（ 10.BC ）162、(63.25) 10= ( 111111.01 )23、（FF ）16= ( 255 )104、[X]原=1.1101，真值X= -0.1101，[X]补 = 1.0011。
5、[X]反=0.1111，[X]补= 0.1111。
6、-9/16的补码为1.0111，反码为1.0110 。
7、已知葛莱码1000，其二进制码为1111，已知十进制数为92，余三码为1100 01018、时序逻辑电路的输出不仅取决于当时的输入，还取决于电路的状态 。
9、逻辑代数的基本运算有三种，它们是_与_ 、_或__、_非_ 。
10、1⊕⊕=B A F ，其最小项之和形式为_ 。
AB B A F +=11、RS 触发器的状态方程为_n n Q R S Q +=+1_，约束条件为0=SR 。
12、已知B A F ⊕=1、B A B A F +=2，则两式之间的逻辑关系相等。
13、将触发器的CP 时钟端不连接在一起的时序逻辑电路称之为_异_步时序逻辑电路 。
二、简答题（20分）1、列出设计同步时序逻辑电路的步骤。
（5分）答：（1）、由实际问题列状态图（2）、状态化简、编码（3）、状态转换真值表、驱动表求驱动方程、输出方程（4）、画逻辑图（5）、检查自起动2、化简)(B A B A ABC B A F +++=（5分）答：0=F3、分析以下电路，其中RCO 为进位输出。
（5分）答：7进制计数器。
4、下图为PLD 电路，在正确的位置添 * ， 设计出B A F ⊕=函数。
（5分）5分注：答案之一。
三、分析题（30分）1、分析以下电路，说明电路功能。
（10分）解：∑∑==)7,4,2,1()7,6,5,3(mYmX2分A B Ci X Y0 0 0 0 00 0 1 0 10 1 0 0 10 1 1 1 01 0 0 0 11 0 1 1 01 1 0 1 01 1 1 1 18分2、分析以下电路，其中X为控制端，说明电路功能。
数字逻辑题目及其答案和解析(1)一共60道题
第一部分：1.在二进制系统中，下列哪种运算符表示逻辑与操作？A) amp;B) |C) ^D) ~解析：正确答案是 A。
在二进制系统中，amp; 表示逻辑与操作，它仅在两个位都为1时返回1。
2.在数字逻辑中，Karnaugh 地图通常用于简化哪种类型的逻辑表达式？A) 与门B) 或门C) 异或门D) 与非门解析：正确答案是B。
Karnaugh 地图通常用于简化或门的逻辑表达式，以减少门电路的复杂性。
3.一个全加器有多少个输入？A) 1B) 2C) 3D) 4解析：正确答案是 C。
一个全加器有三个输入：两个加数位和一个进位位。
4.下列哪种逻辑门可以实现 NOT 操作？A) 与门B) 或门C) 异或门D) 与非门解析：正确答案是 D。
与非门可以实现 NOT 操作，当且仅当输入为0时输出为1，输入为1时输出为0。
5.在数字逻辑中，Mux 是指什么？A) 多路复用器B) 解码器C) 编码器D) 多路分配器解析：正确答案是 A。
Mux 是指多路复用器，它可以选择输入中的一个，并将其发送到输出。
6.在二进制加法中，下列哪个条件表示进位？A) 0 + 0B) 0 + 1C) 1 + 0D) 1 + 1解析：正确答案是 D。
在二进制加法中，当两个位都为1时，会产生进位。
7.在数字逻辑中，一个 JK 触发器有多少个输入？A) 1B) 2C) 3D) 4解析：正确答案是 B。
一个 JK 触发器有两个输入：J 和 K。
8.下列哪种逻辑门具有两个输入，且输出为两个输入的逻辑与？A) 与门B) 或门C) 异或门D) 与非门解析：正确答案是 A。
与门具有两个输入，只有当两个输入都为1时，输出才为1。
9.在数字逻辑中，下列哪种元件可用于存储单个位？A) 寄存器B) 计数器C) 锁存器D) 可编程逻辑门阵列解析：正确答案是 C。
锁存器可用于存储单个位，它可以保持输入信号的状态。
10.一个带有三个输入的逻辑门，每个输入可以是0或1，一共有多少种可能的输入组合？A) 3B) 6C) 8D) 12解析：正确答案是 C。
数字逻辑试题及答案
数字逻辑试题及答案# 数字逻辑试题及答案一、选择题（每题2分，共20分）1. 在数字逻辑中，逻辑“与”操作的特点是：- A. 只要有一个输入为0，输出就为0- B. 所有输入为1时，输出才为1- C. 至少有一个输入为1，输出就为1- D. 所有选项都不正确答案：A2. 下列哪个不是组合逻辑电路的特点？- A. 输出只依赖于当前的输入- B. 输出可以延迟- C. 没有记忆功能- D. 具有固定的输出响应时间答案：B3. 触发器的主要用途是：- A. 存储一位二进制信息- B. 作为逻辑门使用- C. 进行算术运算- D. 以上都不是答案：A4. 以下哪个不是数字逻辑中的布尔代数基本运算？- A. 与（AND）- B. 或（OR）- C. 非（NOT）- D. 加（ADD）答案：D5. 一个4位二进制计数器在计数到15后，下一个状态是：- A. 0- B. 1- C. 16- D. 不确定答案：A...（此处省略其他选择题，以保持总字数约1000字）二、简答题（每题10分，共30分）1. 解释什么是“异或”（XOR）逻辑门，并给出其真值表。
答案：“异或”（XOR）逻辑门是一种二输入逻辑门，其输出仅当输入不相等时为1。
如果两个输入相同，输出为0。
其真值表如下：```A |B | Y--0 | 0 | 00 | 1 | 11 | 0 | 11 | 1 | 02. 什么是同步时序逻辑电路，与异步时序逻辑电路有何不同？答案：同步时序逻辑电路是指电路中的所有触发器都由同一个时钟信号控制，状态转换是同步进行的。
而异步时序逻辑电路中，触发器的状态转换不是由统一的时钟信号控制，可能存在不同的延迟，导致状态转换可能不同步。
3. 描述一个简单的数字逻辑电路设计，实现2位二进制加法器的功能。
答案：一个2位二进制加法器可以由两个全加器和一个进位逻辑构成。
每个全加器接收两个输入位和一个进位输入，产生一个和位和一个进位输出。
华中师大《数字电路》练习测试题库及答案
华中师范大学网络教育学院《数字电路》练习测试题库及答案一、单项选择题。
1、在下列逻辑电路中，不是组合逻辑电路的是------ 。
A. 译码器B. 编码器C. 全加器D. 寄存器2、时序电路可以由____________组成。
A.门电路B. 触发器或门电路C. 触发器或触发器和门电路的组合3、时序电路输出状态的改变____________。
A. 仅与该时刻输入信号的状态有关B. 仅与时序电路的原状态有关C. 与以上两者皆有关4、组合电路的竞争和险象是指___________。
A. 输入信号有干扰时，在输出端产生了干扰脉冲B. 输入信号改变状态时，输出端可能出现的虚假信号C. 输入信号不变时，输出端可能出现的虚假信号5、仅具有“置0” “置1”功能的触发器叫___________。
A. JK触发器B. RS触发器C. D触发器6、译码电路的输入量是____________。
A. 二进制B. 十进制C. 某个特定的输入信号7、由n个JK触发器构成的扭环形计数器，其有效计数状态共有___________个A．n；B．2的n次方；C．2n8、编码电路和译码电路中，____________电路的输出是二进制代码。
A. 编码B. 译码C. 编码和译码9、ROM是指_____________。
A. 随机读写存储器B. 只读存储器C. 不可擦除式只读存储器D. 可擦可编程只读存储器10、寄存器在电路组成上的特点是____________。
A. 有CP输入端，无数据输入端B. 有CP输入端和数据输入端C. 无CP输入端，有数据输入端11、组合电路的竞争和险象是指___________。
A. 输入信号有干扰时，在输出端产生了干扰脉冲B. 输入信号改变状态时，输出端可能出现的虚假信号C. 输入信号不变时，输出端可能出现的虚假信号12、若使JK 触发器仅有翻转功能，控制端J 、K 正确接法是___________。
A ．J= K= Q nB ．J=K=1C ．J=K=013、逻辑函数中的最小项_______________。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
华中师范大学网络学院《数字逻辑》试题库及答案一、选择题1． 和二进制数(1100110111.001)等值的十六进制数学是( )。
A.337.2B.637.2C.1467.1D.c37.42． 是8421BCD 码的是（ ）A.1010B.0101C.1100D.11113． 和二进制码1100对应的格雷码是（ ）A.0011B.1100C.1010D.01014． 如下图，电路实现的逻辑功能F=（ ）A.ABB.0C.A+BD.15． TTL 电路中，高电平V H 的标称值是（ ）A.0.3VB.2.4VC.3.6VD.5V 6． 和逻辑式ABC A +__相等的式子是( ) A.ABC B.1+BC C.A D.BC A +___7． 若干个具有三态输出的电路输出端接到一点工作时，必须保证（ ）A.任何时候最多只能有一个电路处于三态，其余应处于工作态。
B.任何时候最多只能有一个电路处于工作态，其余应处于三态。
C.任何时候至少要有两个或三个以上电路处于工作态。
D.以上说法都不正确。
8． A+B+C+__A +A __B =（ ）A.AB.__AC.1D.A+B+C9． 下列等式不成立的是（ ）A.B A B A A +=+__B.(A+B)(A+C)=A+BCC.AB+AC+BC=AB+BCD.1________=+++B A AB B A B A10． ) (F ,)6,5,4,3,2,1,0(C)B,,F(A ==∑则m A.ABC B.A+B+C C.______C B A ++ D. ______C B A11． 欲对全班53个同学以二进制代码编码表示，最少需要二进制的位数是( )A.5B.6C.10D.5312． 一块数据选择器有三个地址输入端，则它的数据输入端应有（ ）。
A.3B.6C.8D.113． 或非门构成的基本RS 触发器，输入端SR 的约束条件是（ ） A.SR=0 B.SR=1 C.1____=+R S D.0____=+R S14． 在同步方式下，JK 触发器的现态Q n = 0，要使Q n+1 = 1，则应使（ ）。
A.J=K=0B.J=0，K=1C.J=1，K=XD.J=0，K=X15． 一个T 触发器，在T=1时，来一个时钟脉冲后，则触发器( )。
A.保持原态B.置0C.置1D.翻转16． 在CP 作用下，欲使D 触发器具有Q n+1=__n Q 的功能，其D 端应接（ ）A.1B.0C.n QD.__n Q17． 一片四位二进制译码器，它的输出函数有（ ）A.1个B.8个C.10个D.16个18． 比较两个两位二进制数A=A 1A 0和B=B 1B 0，当A>B 时输出F=1，则F 的表达式是（ ）。
A. __11B A F = B.__01__01B B A A F ++= C.__00_________11__11B A B A B A F ⊕+= D. __00__11B A B A F ++=19． 相同计数模的异步计数器和同步计数器相比，一般情况下（ ）A.驱动方程简单B.使用触发器的个数少C.工作速度快D.以上说法都不对20． 测得某逻辑门输入A 、B 和输出F 的波形如下图，则F(A ，B)的表达式是（ ） A.F=AB B.F=A+B C.B A F ⊕= D.__B A F =21． Moore 和Mealy 型时序电路的本质区别是（ ）A.没有输入变量B.当时的输出只和当时电路的状态有关，和当时的输入无关C.没有输出变量D.当时的输出只和当时的输入有关，和当时的电路状态无关22． n 级触发器构成的环形计数器，其有效循环的状态数为（ ）A.n 个B.2n 个C.2n -1个D. 2n 个23． ROM 电路由地址译码器和存储体构成，若译码器有十个地址输入线，则最多可有（ ）个字。
A.10B.102C.210D.10424． 74LS160十进制计数器它含有的触发器的个数是（ ）A.1个B.2个C.4个D. 6个25． 组合型PLA 是由（ ）构成A.与门阵列和或门阵列B.一个计数器C.一个或阵列D.一个寄存器26． 能将输出端直接相接完成线与的电路有（ ）A.TTL 与门B.或门C.三态门D.三极管非门27． TTL 与非门的多余脚悬空等效于( )。
A.１B.０C.ＶccD.Vee28． 设计一个8421码加1计数器，至少需要（ ）触发器A.3个B.4个C.6个D.10个29． 以下哪一条不是消除竟争冒险的措施（ ）A.接入滤波电路B.利用触发器C.加入选通脉冲D.修改逻辑设计30． 主从触发器的触发方式是（ ）A.CP=1B.CP 上升沿C.CP 下降沿D.分两次处理31． 当晶体三极管（ ）时处于放大状态。
A ．发射结和集电结均处于反向偏置B ．发射结正向偏置，集电结反向偏置C ．发射结和集电结均处于正向偏置32． 下列说法中，（ ）不是逻辑函数的表示方法。
A ．真值表和逻辑表达式B ．卡诺图和逻辑图C ．波形图和状态图33． TTL 与非门电路的输入短路电流I IS 是指（ ）。
A ．U I =1.4V 时，输入端的电流B ．U I =0V 时，输入端的电流C ．U I =3.6V 时，输入端的电流34． 采用（ ）方法可以消除组合电路的竟争冒险现象。
A ．输入状态不变B ．加精密的电源C ．输出接滤波电容35． 已知某触发器的特性所示（触发器的输入用A 、B ……表示）。
请选择与具有相同功能的逻辑表达式是（ ）。
A ．n n n BQ Q A Q+=+1 B ．n n n Q B Q A Q+=+1 C ．n n n A Q =+136． 四位扭环形计数器电路所示。
若触发器Q 1、Q 2、Q 3、Q 4的初始状态为1110，试判断在CP 脉冲的作用下，Q 1、Q 2、Q 3、Q 4的状态按图（ ）的规律变化。
1110 → 1111 → 0111 → 0011 1110 → 1100 → 1000 → 0000↑ Q 1Q 2Q 3Q 4 ↓ ↑ Q 1Q 2Q 3Q 4 ↓1100 ← 1000 ← 0000 ← 0001 1111 ← 0111 ← 0011 ← 0001A B37． 555定时器组成的多谐振荡器属于（ ）电路。
A ．单稳B ．双稳C ．无稳38． 用ROM 实现四位二进制码到四位循环码的转换，要求存储器的容量为（ ）。
A ．8B ．16C ．32D ．6439． 下列信号中，（ ）是数字信号。
A ．交流电压 B.开关状态 C.交通灯状态 D.无线电载波40． 余3码10001000对应2421码为（ ）A. 01010101B. 10000101C. 10111011D. 1110101141． 若逻辑函数()()()()∑∑==7,5,4,3,2,0,,,6,3,2,1,,m C B A G m C B A F ，则F 和G相与的结果为（ ）A. 32m m +B. 1C. B AD. 042． 为实现D 触发器转换为T 触发器，图所示的虚线框内应是（ ）A. 或非门B. 与非门C. 异或门D. 同或门43． 如图所示的TTL 三态门电路中，使能控制端B A I I ,为0时，TS 门为高阻态；BA I I ,为1时，TS 门为工作态。
不能保证该电路正常工作的条件是（ ）A. 0==B A I IB. 1==B A I I . 0,1==B A I I D. 1,0==B A I I44． 完全确定原始状态表中的五个状态A 、B 、C 、D 、E ，若有等效对A 和B ，B 和D ，C 和E ，则最简状态表中只含（ ）个状态A.2B.3C.1D.445． 下列触发器中，没法约束条件的是（ ）A. 时钟S R -触发器B. 基本S R -触发器C. 主从K J -触发器D. 边沿D 触发器46． 组合逻辑电路输出与输入的关系可用（ ）描述A.真值表B.状态表C.状态图D.逻辑表达式47． 实现两个4位二进制数相乘的组合电路，其输入输出端个数应为（ ）A.4入4出B.8入8出C.8入4出D.8入5出48． 组合逻辑电路中的险象是由于（ ）引起的A.电路未达到最简B.电路有多个输出C.电路中的时延D.逻辑门类型不同49． 设计一个五位二进制码的奇偶位发生器，需要（ ）个异或门A.2B.3C.4D.550． 设计一个2421码“四舍五入”电路，最少需要（ ）个逻辑门。
A.0B.2C.3D.551． 下列触发器中，（ ）不可作为同步时序逻辑电路的存储元件。
A.基本R-S 触发器B.D 触发器C.J-K 触发器D.T 触发器52． 构造一个模10同步计数器，需要（ ）触发器A.3个B.4个C.5个D.10个53． 实现同一功能的Mealy 型同步时序电路比Moore 型同步时序电路所需要的（ ）A.状态数目更多B.状态数目更少C.触发器更多D.触发器一定更少54． 同步时序电路设计中，状态编码采用相邻编码法的目的是（ ）A.减少电路中的触发器B.提高电路速度C.提高电路可靠性D.减少电路中的逻辑门55． 脉冲异步时序逻辑电路的输入信号可以是（ ）A.模拟信号B.电平信号C.脉冲信号D.时钟脉冲信号56． 电平异步时序逻辑电路不允许两个或两个以上输入信号（ ）A.同时为0B.同时为1C.同时改变D.同时出现57． 脉冲异步时序逻辑电路中的存储元件可以采用（ ）A.时钟控制RS 触发器B.D 触发器C.基本RS 触发器D.JK 触发器58． 若一个最简流程表中有五个状态，则相应电平异步时序电路中应具有（）反馈回路A.2条B.3条C.4条D.5条59． 电平异步时序电路中反馈回路间的临界竞争，可导致电路（ ）A.时延增加B.速度下降C.发生错误状态转移D.信号减弱60． 八路数据选择器应有（ ）个选择控制器A.2B.3C.6D.861． 移位寄存器T1194工作在并行数据输入方式时，M A M B 取值为（ ）A.00B.01C.10D.1162． 集成定时器5G555工作在截止状态时，TH 和TR 的输入电压值（ ） A.∞∞U TR U TH 31,32B.均大于∞U 32C. ∞∞U TR U TH 31,32D. 均小于∞U 3163． 集成D/A 转换器DAC0832含有（ ）个寄存器A.1B.2C.3D.464． 半导体存储器（ ）的内容在掉电后会丢失A.MROMB.RAMC.EPROMD.E 2PROM65． EPROM 是指（ ）A.随机读写存储器B.只读存储器C.可擦可编程只读存储器 D .电可擦可编程只读存储器66． 用PLA 进行逻辑设计时，应将逻辑函数表达式变换成（ ）A.异或表达式B.与非表达式C.最简“与—或”表达式D.标准“或—与”表达式67． 补码1.1000的真值为（ ）A.+1.1000B.-1.1000C.-0.1000D.-0.000168． 下列哪个函数与逻辑函数F= A ⊙B 不等（ ） A.B A B A F += B. AB B A F += C. B A F ⊕= D. 1⊕⊕=B A F69． PROM 、PLA 、和PAL 三种可编程器件中，（ ）是不能编程的A.PROM 的或门阵列B.PAL 的与门阵列C.PLA 的与门阵列和或门阵列D.PROM 的与门阵列70． 下列中规模通用集成电路中，（ ）属于组合逻辑电路A.4位计数器T4193B.4位并行加法器T693C.4位寄存器T1194D.4位数据选择器T58071． 下列物理量中，属于数字量的有（ ）A.开关状态B.温度C.交流电流D.指示灯状态72． 数字系统中，采用（ ）可以将减法运算转化为加法运算A.原码B.补码C. Gray 码D.反码73． 十进制数555的余3码为（ ）A.101101101B.010*********C.100010001000D.010*********74． 下列逻辑门中，（ ）不属于通用逻辑门A.与非门B.或非门C.或门D.与或非门75． n 个变量构成的最小项m i 和最大项M i 之间，满足关系（ ）A.i i M m =B. i i M m =C. 1=+i i M mD. 1=⋅i i M m二、填空题1. 在计算机中，"A"与"a"的ASCII 是( )。