浙江大学计算机组成原理05A答案
A
一、基础知识(50分)
1.名词解释
机器字长：计算机一次能处理数据的为数,通常与CPU的寄存器位数有关。
SRAM ：静态随机存储器。
EPROM ：可编程可改写只读存储器。
指令系统：一台计算机所有指令的集合。
微指令：在CPU周期使计算机实现一定操作功能的一组微命令的集合。
2．选择题：C；B；A；C；D
3．填空题：
程序，地址，内容，直接映像，全相联映像，组相联映像，操作码字段，
全互锁，半互锁，非互锁。
4．1）为了缓解主存储器读写速度慢，不能满足CPU运行速度需要的矛盾，另一方面又要解决主存储器容量小，存不下更多的程序和数据的难题，当前计算机系统中，广泛采用了多级结构的存储器系统。
2）CPU的主要功能：（1）指令控制（2）操作控制（3）时间控制（4）数据加工3）(1) 水平型微指令比垂直型微指令，并行操作能力强，灵活性强（2）水平型微指令执行一条机器指令所要的微指令数目少，速度快（3）水平型微指令用较短的微程序结构换取较长的微指令结构（4）水平型微指令与机器指令差别大
4）链式查询方式，计数器定时查询方式，独立请求方式
二、1．解：[X]补=11.0011,[-X]补=00.1101 [Y]补=0.1011
部分积乘数YnYn+1 说明
00.0000 0.10110
+00.1101 YnYn+1=10,加[-X]补
00.1101
00.0110 1 1.1011 右移一位得P1
00.0011 01 0.101 YnYn+1=11,右移一位得P2
+11.0011 001 0.10 右移一位得P3
11.0110 YnYn+1=10,加[-X]补
11.1011 001
+00.1101 0001 0.1 右移一位得P4
00.1000 YnYn+1=01,加[X]补
00.0100
+11.0011 YnYn+1=01,加[X]补
11.0111 0001 最后一步不移位
∴[X×Y]补=1.01110001 ；X×Y=-0.10001111
2．解: （1）操作码字段OP为16位，可指定26 = 64
（2）双字长（32位）二地址指令，用于访问存储器。
（3）一个操作数在源寄存器（共32个），另一个操作数在存储器中（由基值寄存
器和偏移量决定）。
所以是RS型指令。
控制存储器器的容量为:28×29 = 256
×29位 4．解:主存地址空间分配如下:
根据给定条件,选用:ROM:8K ×8位芯片1片；RAM:8K ×8位芯片3片；
2K ×8位芯片1片；3:8译码器仅用Y0Y1Y2Y3和Y7的输出端,且对最后的2K ×8位选片还需加门电路译码
11.0111 + 00.1011 X 和Y 异号，[Y]补+[X]补 00.0010 ←00.0100 + 11.0101 1 1
余数与Y 同号，商上1
R 和Q 左移一位 减除数，加[-Y]补 11.1001 ←11.0010 +00.1011 1.0 1.0 余数与Y 异号，商上0 R 和Q 左移一位 加上除数，加[Y|补 11.1101 ←11.1010 +00.1011
1.00 1.00
余数与Y 异号，商上0 R 和Q 左移一位 加上除数，加[Y|补 00.0101 ←00.1010 + 11.0101 1.001
1.001 余数与Y 同号，商上1 R 和Q 左移一位 减除数，加[-Y]补 11.1111
1.0010
余数与Y 异号，商上0
B 卷参考答案
基础知识
1．选择题：B ；A ；D ；C ；B 2．填空题：
（1） -27 （2） +27-1 （3）10000000 （4）01111111 （5）浮点数（6）阶码（7）单地址译码（8）双地址译码（9）操作（10）操作数地址（11）指令周期（12）机器周期（13）时钟周期（14）指令（15）操作（16）时序（17）数据（18）链式查询方式（19）计数器定时查询方式（20）独立请求方式 3．问答题：
1）程序计数器PC ：保存下一条指令的地址；地址寄存器MAR ：保存当前的访存地址 指令寄存器IR: 保存当前正在执行的指令；ALU:实现各种算术逻辑运算
2) (1) 水平型微指令比垂直型微指令，并行操作能力强，灵活性强（2）水平型微指令执行一条机器指令所要的微指令数目少，速度快（3）水平型微指令 用较短的微程序结构换取较长的微指令结构（4）水平型微指令与机器指令 差别大 3) 直接映像，全相联映像，组相联映像
4)异步通信是指在总线通信时没有统一的始终标准,采用应答方式完成. 异步通信方式有全互锁，半互锁，非互锁等三种。
二、综合应用
解：[X]补=11.0111,[Y]补=00.1011，[-Y]补=11.0101 被除数X/余数R 商数Q 说明
不能除尽，商为负，则商加2-4，即[X ÷Y]补
=1.0010+0.0001=1.0011
余数与被除数符号同为负，故：[R]补=1.1111×2-4
2.解:(1)操作码字段为6位，可指定26= 64种操作，即64条指令。
(2)单字长（32位）二地址指令
(3)一个操作数在源寄存器(共有16位),另一个操作数在存储
器中(由变址寄存器内容+偏移量决定),所以是RS型指令。
(4)这种指令结构用于访问存储器。
3.解：（1）假设判别测试字段中每一位为一个判别标志，那么由于有4个转移条件，故该字段为4位，（如采用字段译码只需3位），下地址字段为9位，因为控制容量为512单元，微命令字段是（48 – 4 - 9 ）= 35 位。
4.解：1、16根地址线，16根数据线2、8片。
2021年浙江大学软件工程专业《计算机组成原理》科目期末试卷A(有答案)
2021年浙江大学软件工程专业《计算机组成原理》科目期末试卷A（有答案）一、选择题1、Cache用组相联映射，一块大小为128B，Cache共64块，4块分一组，主存有4096块，主存地址共需（）位。
A.19B.18C.17D.162、一个存储器系统中，常常同时包含ROM和RAM两种类型的存储器，如果用lK×8位的ROM芯片和lK×4位的RAM芯片，组成4K×8位的ROM和1K×8位的RAM存储系统，按先ROM后RAM进行编址。
采用3-8译码器选片，译码信号输出信号为Y0~Y7，其中Y4选择的是（）。
A.第一片ROMB.第五片ROMC.第一片RAMD.第一片RAM和第二片RAM3、假设编译器规定int 和shot类型长度分别为32位和16位，若有下列C语言语句：unsigned short x=65530；unsigned int y=x；得到y的机器数为（）。
A.00007FFAHB.0000 FFFAHC.FFFF 7FFAHD.FFFF FFFAH4、计算机中表示地址时，采用（）。
A.原码B.补码C.移码D.无符号数5、假设寄存器的内容为00000000，若它等于-128，则该机器采用了（）。
A.原码B.补码C.反码D.移码6、中断判优逻辑和总线仲裁方式相类似，下列说法中，正确的是（）。
I.在总线仲裁方式中，独立请求方式响应时间最快，是以增加处理器开销和增加控制线数为代价的II.在总线仲裁方式中计数器查询方式，若每次计数都从“0”开始，则所有设备使用总线的优先级相等III.总线仲裁方式一般是指I/O设备争用总线的判优方式，而中断判优方式一般是指I/O设备争用CPU的判优方式IV.中断判优逻辑既可以通过硬件实现，也可以通过软件实现，A. I，IIB. I，III，IVC. I，II，IVD.I，IV7、某机器I/O设备采用异步串行传送方式传送字符信息，字符信息格式为1位起始位、8位数据位、1位校验位和1位停止位。
2022年浙江大学计算机科学与技术专业《计算机组成原理》科目期末试卷A(有答案)
2022年浙江大学计算机科学与技术专业《计算机组成原理》科目期末试卷A（有答案）一、选择题1、局部性原理是一个持久的概念，对硬件和软件系统的设计和性能都有着极大的影响。
局部性通常有两种不同的形式：时间局部性和空间局部性。
程序员是否编写出高速缓存友好的代码，就取决于这两方面的问题。
对于下面这个函数，说法正确的是（）。
int sumvec(int v[N]){int i, sum=0;for(i=0;i<N;i++)sum+= v[i]eturn sum;}A.对于变量i和sum，循环体具有良好的空间局部性B.对于变量i、sum和v[N]，循环体具有良好的空间局部性C.对于变量i和sum，循环体具有良好的时间局部性D.对于变量i、sum和v[N]，循环体具有良好的时间局部性22、主存储器主要性能指标有（）。
1.存储周期Ⅱ.存储容量Ⅲ.存取时间Ⅳ.存储器带宽A.I、IⅡB.I、IⅡ、IVC. I、Ⅲ、lVD.全部都是3、由3个“1”和5个“0”组成的8位二进制补码，能表示的最小整数是（）。
A.-126B.-125C.-32D.-34、当定点运算发生溢出时，应（）。
A.向左规格化B.向右规格化C.舍入处理D.发出出错信息5、并行加法器中，每位全和的形成除与本位相加两数数值位有关外，还与（）有A.低位数值大小B.低位数的全和C.高位数值大小D.低位数送来的进位6、内部总线（又称片内总线）是指（）。
A.CPU内部连接各寄存器及运算部件之间的总线B.CPU和计算机系统的其他高速功能部件之间互相连接的总线C.多个计算机系统之间互相连接的总线D.计算机系统和其他系统之间互相连接的总线7、关于同步控制说法正确的是（）。
A.采用握手信号B.由统一时序电路控制的方式C.允许速度差别较大的设备一起接入工作D.B和C8、假定机器M的时钟频率为200MHz，程序P在机器M上的执行时间为12s。
对P优化时，将其所有乘4指令都换成了一条左移两位的指令，得到优化后的程序P。
计算机组成原理课后习题及答案(完整版)
精选2021版课件
7
• 3. 什么是摩尔定律？该定律是否永远生效 ？为什么？
• 答：P23，否，P36
精选2021版课件
8
系统总线
第三章
精选2021版课件
9
1. 什么是总线？总线传输有何特点？ 为了减轻总线的负载，总线上的部件都应 具备什么特点？
解：总线是多个部件共享的传输部件； 总线传输的特点是：某一时刻只能有 一路信息在总线上传输，即分时使用； 为了减轻总线负载，总线上的部件应 通过三态驱动缓冲电路与总线连通。
解： 总线标准——可理解为系统与模块、 模块与模块之间的互连的标准界面。 总线标准的设置主要解决不同厂家各 类模块化产品的兼容问题； 目前流行的总线标准有：ISA、EISA、 PCI等； 即插即用——指任何扩展卡插入系统 便可工作。EISA、PCI等具有此功能。
精选2021版课件
16
11. 画一个具有双向传输功能的总线逻
12
总线的主设备（主模块）——指一次总
线传输期间，拥有总线控制权的设备（模块）； 总线的从设备（从模块）——指一次总
线传输期间，配合主设备完成传输的设备（模 块），它只能被动接受主设备发来的命令；
总线的传输周期——总线完成一次完整 而可靠的传输所需时间；
总线的通信控制——指总线传送过程中 双方的时间配合方式。
精选2021版课件
10
4. 为什么要设置总线判优控制？常见的集 中式总线控制有几种？各有何特点？哪种方式响 应时间最快？哪种方式对电路故障最敏感？
解：总线判优控制解决多个部件同时申请总 线时的使用权分配问题；
常见的集中式总线控制有三种： 链式查询、计数器查询、独立请求；
特点：链式查询方式连线简单，易于扩充，
《计算机组成原理》课后习题答案
《计算机组成原理》课后习题答案第1章计算机组成原理考试大纲第一章计算机体系结构和计算机组成冯。
诺伊曼体系的特点Amdahl定律第二章数制和数制转换各种码制的表示和转换浮点数的表示补码加减法布思算法浮点数的加减法海明码的计算练习：5，6，7，8，101、已知X=19, Y=35,用布思算法计算X XY和X X(-Y)。
2、使用IEEE 754标准格式表示下列浮点数：-5 , -1.5 , 1/16 , -6 , 384, -1/32。
3、已知X=-0.1000101 X2 -111, Y=0.0001010X2 -100。
试计算X+Y, X-Y, X XY 和X/Y。
4、某浮点数字长12位，其中阶符1位，阶码数值3位，尾符1位，尾数数值7位，阶码和尾数均用补码表示。
它所能表示的最大正数是多少？最小规格化正数是多少？绝对值最大的负数是多少？5、求有效信息位为01101110的海明码校验码。
第三章练习：5解释下列概念：PROM EPROM E2PROM Flash memory , FPGA SRAM和DRAM第四章总线的分类总线操作周期的四个传输阶段总线仲裁的概念及其分类异步通信方式的种类总线的最大传输率第五章存储器的分类存储容量的扩展RAID的概念、特点以及分类Cache的地址映射Cache的写策略Cache的性能分析3C练习：4, 5, 71 .一个容量为16K X 32位的存储器，其地址线和数据线的总和是多少？用下列存储芯片时，各需要多少片？1K X4 位, 2K X8 位, 4K X4 位, 16K X1 位, 4K X8 位, 8K X8 位2 .现有1024X1的存储芯片，若用它组成容量为16K X8的存储器。
(1) 实现该存储器所需的芯片数量？(2) 若将这些芯片分装在若干块板上，每块板的容量为4K X 8,该存储器所需的地址线总数是多少几位用于选片？几位用作片内地址？(3) 画出各芯片的连接逻辑图。
2022年浙江大学计算机科学与技术专业《计算机组成原理》科目期末试卷B(有答案)
2022年浙江大学计算机科学与技术专业《计算机组成原理》科目期末试卷B（有答案）一、选择题1、某计算机主存按字节编址，由4个64M×8位的DRAM芯片采用交叉编址方式构成，并与宽度为32位的存储器总线相连，主存每次最多读写32位数据。
若double型变量x 的主存地址为80400lAH，则读取x需要的存储周期数是（）。
A.1B.2C.3D.42、地址线A15~A0（低），若选取用16K×1位存储芯片构成64KB存储器，则应由地址码（）译码产生片选信号。
A.A15，A14B.A0，AlC.A14，A13D.A1，A23、有如下C语言程序段：（）short si=-32767；unsigned short usi=si；执行上述两条语句后，usi的值为A.-32767B.32767C.32768D.327694、一个C语言程序在一台32位机器上运行，程序中定义了3个变量x、y、z，其中x 和z是int型，y为short型。
当x=127，y=-9时，执行赋值语句z=xty后，x、y、z的值分别是（）。
A.x=0000007FH，y=FFF9H，z=00000076HB.x=0000007FH，y=FFF9H，z=FFFFO076HC.X=0000007FH，y-FFF7H，z=FFFF0076HD.X=0000007FH，y=FFF7H，z=00000076H5、在C语言程序中，以下程序段最终的f值为（）。
Float f=2.5+1e10；f=f-1e10；A.2.5B.250C.0D.3.56、下列关于总线设计的叙述中，错误的是（）。
A.并行总线传输比串行总线传输速度快B.采用信号线复用技术可减少信号线数量C.采用突发传输方式可提高总线数据传输率D.采用分离事务通信方式可提高总线利用率7、在异步通信方式中，一个总线传输周期的过程是（）。
A.先传送数据，再传送地址B.先传送地址，再传送数据C.只传输数据D.无法确定8、下列关于配备32位微处理器的计算机的说法中，正确的是（）。
计算机组成原理第五章答案
微指令地址采用断定方式。请问；
(1)微指令的三个字段分别应为多少位?
(2)画出对应这种微指令格式的微程序控制器逻辑框图。
解：
(1)因为容量为512*48位，所以下址字段需用9位，控制微程序转移的条件有4
个，所以判别测试字段需4位或（3位译码），因此操作控制字段的位数48-9-4=35
制字段，现控制字段仅限于8位，那么，为了压缩控制字段的长度，必须设法
把一个微指令周期中的互斥性微命令组合在一个小组中，进行分组译码。
经分析，(e,f,h)和(b,i,j)、或(d,i,j)和(e,f,h)、或(g,b,j)和(i,f,h)均是不可能同时
出现的互斥信号，所以可将其通过2:4译码后输出三个微命令信号(00表示该组
(1)请将各逻辑部件组成一个数据通路，并标明数据流动方向。
(2)画出“ADD R1，R2”指令的指令周期流程图。
解：
(1)设该系统为单总线结构，暂存器C和D用于ALU的输入端数据暂存，移位
器作为ALU输出端的缓冲器，可对ALU的运算结果进行附加操作，则数据通
路可设计如下：
&#DRR0R1R2R3
试以指令码(A，B，H，D，E，F，G)为输入变量，写出控制参数M，S3，
S2，Sl，C的逻辑表达式。
指令码MS3S2S1C
A, B00110
H, D01101
E0010y
F0111y
G1011
解：
由表可列如下逻辑方程
M=G
5
第5章习题参考答案
S3=H+D+F
S2=A+B+D+H+E+F+G
05级计算机组成原理本科期末试题A带答案课件
6．在统一编址方式下，一个具体地址只对应 I/O 设备（端口）或者只对应内存单元。 （ 正确 ） 7．在中断响应中，保护断点由用户编程完成。 （ 错误 ）
8．半导体存储器的存取时间和存取周期是不相等的。 （ 正确 ） 9．双端口存储器中的“双端口”是指分离的读端口和写端口，这样使得 CPU 可以同 时对该存储器进行读、写操作。 （ 错误 ） ）
三
四
五
六
七
八
课程名称： 计算机组成原理 ┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄
得分
一、 （10 分）填空题（每小题 1 分，答在各小题下面空白处） 二、 （10 分）判断题（判断下面每小题的叙述是否正确，在各小题后的括
。
2．CPU 响应中断期间仍执行原程序。 （
3．相联存储器是按内容（关键字段）寻址的存储器。 （ 正确 ） 。 4．主存都是由易失性的随机读/写存储器构成的。 （ 错误 ）
3．计算机的存储器采用分级存储体系的主要目的是 解决存储器在容量、速度、价格上的矛盾
5．广泛采用的奇偶校验码，既能检测出奇数个数位的出错，又能检测出偶数个数位的 出错。 （ 错误 ）
得分
三、 （10 分） 请使用全加器的进位逻辑表达式阐述先行进位的概念， 并说明为什么要在并行加/减法器中考虑采用先行进位方式。 解答： ①全加器进位逻辑表达式为—— Ci+1=AiBi+（Ai⊕Bi）Ci 可写为 Ci+1=Gi+PiCi，其中 Ai 和 Bi 为参加 运算的两个二进制位，Ci 为低位传来的进位； ②用 n 个这样的全加器构成并行加减法器时，进位的生成成为影响运算速度 的关键，故考虑有罪地位进位和操作数同时生成所有其他所需进位应是最为理 想。现已 n=4 为例带入上面逻辑表达式： C1=G0+P0C0 C2=G1+P1C1，将上式 C1 带入则 C2=G1+P1G0+P1P0C0，同理有 C3=G2+P2C2=G2+P2G1+P2P1G0+P2P1P0C0 C4=G3+P3C3=G3+P3G2+P3P2G1+P3P2P1G0+P3P2P1P0C0 可见各个进位之间不必一一等待，可经同样延迟时间得到。将同时生成的各个 C 送去求和，即可同时得到加减法器的运算结果。此称并行或先行进位。 ③加减法器中使用先行进位就是为了加快加减运算的速度。
2021年浙江大学计算机科学与技术专业《计算机组成原理》科目期末试卷A(有答案)
2021年浙江大学计算机科学与技术专业《计算机组成原理》科目期末试卷A（有答案）一、选择题1、某计算机有16个通用寄存器，采用32位定长指令字，操作码字段（含寻址方式位）为8位，Store指令的源操作数和目的操作数分别采用寄存器直接寻址和基址寻址方式。
若基址寄存器可使用任一通用寄存器，且偏移量用补码表示，则 Store指令中偏移量的取值范围是（）。
A.-32768~+32767B.-32767~+32768C.-65536~+65535D.-65535~+655362、寄存器间接寻址方式中，操作数在（）中。
A.通用寄存器B.堆栈C.主存单元D.指令本身3、若x=103，y=-25，则下列表达式采用8位定点补码运算时，会发生溢出的是（）。
A.x+yB.-x+yC.x-yD.x-y4、某字长为8位的计算机中，已知整型变量x、y的机器数分别为[x]补=11110100，[y] 补=l0110000。
若整型变量z=2x+y/2，则z的机器数为（）。
A.11000000B.00100100C.10101010D.溢出5、为了表示无符号十进制整数，下列哪些是合法的8421BCD码？（）I.01111001 Ⅱ.11010110 Ⅲ.00001100 Ⅳ.1000010lA.I、IⅡB.Ⅱ、ⅢC.I、ⅣD.I、Ⅱ、Ⅲ6、某机器的主存储器共32KB，由16片16K×l位（内部采用128×128存储阵列）的DRAM芯片字和位同时扩展构成。
若采用集中式刷新方式，且刷新周期为2ms，那么所有存储单元刷新一遍需要（）个存储周期。
A.128B.256C.1024D.163847、在一个容量为l28KB的SRAM存储器芯片上，按字长32位编址，其地址范围可从0000H到（）。
A.3HB.7HC.7HD.3fH8、指令寄存器的位数取决（）。
A.存储器的容量B.指令字长C.机器字长人D.存储字长9、只有当程序要执行时，它才会去将源程序翻译成机器语言，而且一次只能读取、翻译并执行源程序中的一行语句，此程序称为（）。
计算机组成原理课后习题参考答案
计算机组成原理答案第一章计算机系统概论1．比较数字计算机和模拟计算机的特点。
解：模拟计算机的特点：数值由连续量来表示，运算过程是连续的；数字计算机的特点：数值由数字量（离散量）来表示，运算按位进行。
两者主要区别见P1 表1.1。
2．数字计算机如何分类？分类的依据是什么？解：分类：数字计算机分为专用计算机和通用计算机。
通用计算机又分为巨型机、大型机、中型机、小型机、微型机和单片机六类。
分类依据：专用和通用是根据计算机的效率、速度、价格、运行的经济性和适应性来划分的。
通用机的分类依据主要是体积、简易性、功率损耗、性能指标、数据存储容量、指令系统规模和机器价格等因素。
4．冯. 诺依曼型计算机的主要设计思想是什么？它包括哪些主要组成部分？解：冯. 诺依曼型计算机的主要设计思想是：存储程序和程序控制。
存储程序：将解题的程序（指令序列）存放到存储器中；程序控制：控制器顺序执行存储的程序，按指令功能控制全机协调地完成运算任务。
主要组成部分有：（控制器、运算器）（CPU的两部分组成）、存储器、输入设备、输出设备（I/O设备）。
5．什么是存储容量？什么是单元地址？什么是数据字？什么是指令字？解：存储容量：指存储器可以容纳的二进制信息的数量，通常用单位KB、MB、GB来度量，存储容量越大，表示计算机所能存储的信息量越多，反映了计算机存储空间的大小。
单元地址：简称地址，在存储器中每个存储单元都有唯一的地址编号，称为单元地址。
数据字：若某计算机字是运算操作的对象即代表要处理的数据，则称数据字。
指令字：若某计算机字代表一条指令或指令的一部分，则称指令字。
6．什么是指令？什么是程序？解：指令：计算机所执行的每一个基本的操作。
程序：解算某一问题的一串指令序列称为该问题的计算程序，简称程序。
7．指令和数据均存放在内存中，计算机如何区分它们是指令还是数据？解：一般来讲，在取指周期中从存储器读出的信息即指令信息；而在执行周期中从存储器中读出的信息即为数据信息。
计算机组成原理课后习题答案
规格化处理:0.110000阶码11110
x-y=2-2*0.110001
(2) x = 2-101*(-0.010110), y = 2-100*0.010110
[x]浮=11011,-0.010110
[y]浮=11100,0.010110
13、（略）
第二章
1．（1）
（2）
（3）-127
-127 = -7F = -1111111
[-127]原= 11111111
[-127]补= 10000001
[-127]反= 10000000
[-127]移= 00000001
（4）[-1]原= 1000 0000
[-1]补= 1000 0000
[-1]反= 1111 1111
直接补码阵列
[x]补= (1)00001, [y]补= (1)00101
[x*y]补= 0,11010,00101（直接补码阵列不要求）
带求补器的补码阵列
[x]补= 1 00001, [y]补= 1 00101
乘积符号位单独运算1⊕1＝0
尾数部分算前求补输出│X│＝11111，│y│＝11011
X×Y＝0.1101000101
Ey = 0100, My = 0.100100
Ez = Ex+Ey = 0111
规格化：26*0.111011
(2)Ex = 1110, Mx = 0.011010
Ey = 0011, My = 0.111100
Ez = Ex-Ey = 1110+1101 = 1011
[Mx]补= 00.011010
符号位: x0⊕y0= 0⊕1 = 1