液晶显示器的EMC分析与设计

合集下载

基于EMC静电放电的整改方案与设计

基于EMC静电放电的整改方案与设计

基于EMC静电放电的整改方案与设计文章阐述了静电放电的原理和危害,以及原因分析和基本对策。

通过具体的整改方案和典型电路,掌握了静电放电抗扰度的整改和设计。

标签:静电放电;ESD整改方案及实例;防静电设计1 静电放电原理及其危害静电放电是一种自然现象,当两种不同介电强度的材料相互摩擦时,就会产生静电电荷,当其中一种材料上的静电荷积累到一定程度,在与另外一个物体接触时,就会通过这个物体到大地的阻抗而进行放电。

静电放电对电子设备(产品)就是一种主要的干扰源。

静电放电对产品两种危害:(1)当人体接触到半导体的时候,通过静电放电,可以导致数层半导体材料击穿,导致损坏设备(产品)、瘫痪系统等,造成不可挽回的损失。

(2)静电放电形成的骚扰电流和电磁波会被产品吸收,造成产品的误操作、误显示。

2 静电放电的危害分析及防护措施2.1 静电放电对产品危害分析静电放电对产品的非破坏性影响,是由于静电放电形成的骚扰电流或电磁波被PCB板上的线路和元器件吸收,从而转换成为对产品的电子系统造成传导干扰和辐射干扰。

常见的现象有:死机、复位、数据丢失、显示异常(蓝屏、花屏、数码管乱显示)、产品失效等。

静电放电对产品的破坏性影响,是由于静电放电的热效应和强电磁效应造成的。

静电放电的热效应是因为静电电流大、电压高、放电时间短,形成破坏性热击穿,导致电路损坏。

静电放电的强电场效应是因为MOS器件的栅极氧化膜厚度为1*10-7m量级,100V的静电电压在栅极氧化膜上可以产生1*106kV/m的强场,而MOS管的氧化膜的击穿强度仅为0.8*106-1*106kV/m。

因此静电电压容易导致MOS场效应管的栅极氧化膜被击穿,使MOS管器件失效。

2.2 常用静电放电的防护措施2.2.1 静电放电经常容易出现问题的部位静电放电容易产生的部位:接口连接处、面板按钮处和结构缝隙。

2.2.2 接口連接处的静电放电处理措施(1)保证连接器的金属外壳和设备的金属外壳良好接触,使静电电流直接从设备外壳泄放到大地上。

背光驱动控制系统设计中的EMC与EMI问题分析

背光驱动控制系统设计中的EMC与EMI问题分析

背光驱动控制系统设计中的EMC与EMI问题分析背光驱动控制系统是现代电子产品中不可或缺的一个部分。

在设计和实施背光驱动控制系统时,我们需要重视与电磁兼容性(EMC)和电磁干扰(EMI)相关的问题。

本文将对背光驱动控制系统设计中的EMC与EMI问题进行分析,并提出相应的解决方案。

一、背景介绍背光驱动控制系统广泛应用于各种显示设备,例如LCD液晶显示屏、LED显示屏等。

这些显示设备在工作过程中会产生电磁辐射,并且容易受到外部电磁干扰影响。

因此,为了确保背光驱动控制系统的正常运行和稳定性,我们必须解决与EMC与EMI问题相关的挑战。

二、EMC问题分析1. 电磁辐射(EMR)电磁辐射是背光驱动控制系统中的一个主要EMC问题。

当驱动电路工作时,会产生高频信号和尖峰信号,这些信号会通过导线、印刷电路板(PCB)和外壳等传导出去,引发电磁辐射。

这种辐射会对周围的电子设备产生干扰,影响其正常工作。

2. 电磁感应(EMI)电磁感应是EMC问题的另一个重要方面。

当背光驱动控制系统接收外部电磁信号时,可能会产生电磁感应,导致系统内部的电子元件受到干扰。

这种干扰可能导致系统的性能下降,甚至引起系统故障。

三、EMI问题分析1. 干扰源在背光驱动控制系统中,可能存在多种干扰源,包括电源线、数据线、时钟信号等。

这些干扰源会产生电磁能量,通过导线和其他电子元件传递,从而干扰系统的正常工作。

2. 抑制技术为了解决EMI问题,我们可以采取一些抑制技术。

例如,使用屏蔽材料来包覆电子元件和电线,降低电磁辐射的强度;设计合理的接地系统,确保电磁干扰能够有效地释放到地面;使用抑制器件,如滤波器等,来消除电磁噪声。

四、EMC与EMI问题的解决方案1. 布局设计在背光驱动控制系统的布局设计中,我们应该合理安排电路板上的元件和导线,减少传导和辐射路径。

通过优化布局设计,可以降低电磁辐射和敏感元件的电磁干扰。

2. 地线设计地线设计是EMC与EMI问题解决中的重要环节。

电磁兼容性设计报告

电磁兼容性设计报告

电磁兼容性设计报告1. 引言电磁兼容性(Electromagnetic Compatibility,EMC)是指在电子器件、系统或设备之间,以及与环境之间可以相互协调地工作、相互共存的能力。

在现代社会中,电子设备的数量和种类不断增加,电磁干扰问题也越来越突出。

因此,进行电磁兼容性设计是确保电子设备正常运行的重要环节。

本报告基于某公司开发一款新型电子设备的需求,结合相关标准和技术要求,就电磁兼容性设计进行分析和评估,并提出相应的解决方案。

2. 设计要求根据项目需求,该电子设备的主要使用环境为办公室,主要功能涉及通信、数据处理和控制。

设计要求如下:- 抗干扰能力强,能在遭受电磁干扰时维持正常工作;- 对外部环境的辐射和传导干扰具有一定的抵抗能力;- 设备自身不会产生辐射、电磁泄漏等对周围设备和人员构成危害;- 符合相关国家和行业的电磁兼容性标准。

3. 设计分析3.1 环境分析根据使用环境为办公室,通常存在辐射源如电脑、打印机、Wi-Fi路由器等。

环境中可能存在的传导干扰主要来自电源线、网络线、电话线等。

在通信和控制方面,需与其他设备进行数据传输,可能会受到电磁干扰。

3.2 技术要求分析根据相关标准,我们需要考虑以下几个方面的技术要求:- 电磁辐射:在工作频率范围内,辐射功率应适应环境要求,同时符合国家和行业标准,如GB9254对辐射限值的规定;- 电磁泄漏:控制电磁泄漏在国家和行业规定的范围内,如GB17625对电磁泄漏限值的规定;- 抗干扰能力:通过设计合理的电磁屏蔽和滤波器等措施,提高设备的抗干扰能力;- 接地设计:合理规划设备的接地和线缆布线,减小接地回路的电阻,确保设备的接地有效。

4. 设计方案4.1 电磁辐射控制为满足电磁辐射限值要求,采取以下措施:- 选择合适的屏蔽材料和结构,对电磁泄漏进行有效遏制;- 优化电路布局,减小回路面积,降低电磁辐射;- 使用滤波器对电源和信号线进行滤波,减少谐波分量;- 选择精确的元器件参数,减少非线性失真的产生。

电子电路设计中的EMC问题与解决方案

电子电路设计中的EMC问题与解决方案

电子电路设计中的EMC问题与解决方案一、引言电磁兼容性(EMC)是电子电路设计中需要考虑的重要问题之一。

EMC问题包括电磁辐射与电磁感应两个方面,对电路性能产生不良影响甚至可能导致电路崩溃。

因此,在电子电路设计中,必须重视EMC问题,并采取相应的解决方案。

二、电磁辐射问题1.问题描述电磁辐射是指电子电路所产生的电磁能量以无线电波的形式传播到周围空间。

如果电路辐射的电磁能量干扰到其他电子设备,就会引发通信中断、数据丢失等问题。

2.解决方案(1)合理布局:将互相干扰的元器件尽量远离彼此,减少电磁辐射的干扰。

(2)金属屏蔽:在对电磁干扰敏感的元器件或模块周围设置金属屏蔽体,阻挡电磁辐射的传播。

(3)地线设计:合理设计地线的走向和连接方式,减少电磁辐射的产生。

(4)滤波器:在电源输入端或信号输入端添加滤波器,过滤掉高频噪声,减少电磁辐射。

三、电磁感应问题1.问题描述电磁感应是指电子电路受到外部电磁场的影响,导致电路中的信号发生失真、干扰或遭受损坏。

2.解决方案(1)地线布线:采用星形或网状布线方式,最大限度地减少环路面积,避免电磁感应。

(2)信号层分离:将模拟信号层和数字信号层分离布线,减少彼此之间的电磁干扰。

(3)差模传输:使用差分模式传输数据,通过相位抵消降低电磁干扰的影响。

(4)平面屏蔽:在布局设计中,将模拟与数字信号的地面层分开,并在模拟信号部分添加屏蔽层,减少电磁感应。

四、工作频率选择1.问题描述工作频率对电磁兼容性有重要影响。

过低的工作频率容易受到电源杂散和信号干扰的影响,而过高的工作频率容易引发射频干扰问题。

2.解决方案(1)频率规划:根据实际需求,合理规划工作频率,避免频率范围重叠导致互相干扰。

(2)滤波器设计:根据工作频率选择合适的滤波器,对输入信号进行滤波,减少杂散和干扰。

(3)频率选择器:在设计中加入可调节频率的器件,使得电路在不同工作频率下能够进行优化和调整。

五、辐射与抗辐射设计1.问题描述电子电路会通过导线和天线发射电磁波,也会被周围的电磁波诱导或辐射。

液晶显示器的EMC分析

液晶显示器的EMC分析

液晶显示器的EMC分析与设计摘要:本文对某厂家的液晶显示器的EMC性能进行了分析,并提出了改进方案。

关于EMC分析设计的阐述分为两部分:第一部分是关于PCB板上的EMC设计;第二部分分析了液晶显示器中易被人们忽视的各种EMI“天线”,并提出了抑制方法。

本文提到的许多EMC设计方法同样适用于其它高频电子产品。

关键词:液晶显示器;辐射骚扰;EMC;电容去耦电子产品要进入国内国际市场必须通过电磁兼容测试,取得电磁兼容认证。

在多项电磁兼容测试项目中,辐射骚扰测试是令厂家最头疼的一项。

因为随着数字电路的广泛应用以及设备工作频率越来越高,数字设备的辐射骚扰抑制越来越棘手。

下面从某款液晶显示器出发,探讨此类高频电子产品EMC分析和EMI抑制的方法。

液晶显示器的内部结构液晶显示器的内部结构如图1所示。

它主要包括一块主PCB、一些辅助PCB和一组液晶显示电路。

主PCB把来自计算机的显示信息转换成能被液晶显示电路数字式处理的信号。

辅助PCB为液晶显示电路提供电源,并将来自键盘PCB的信息传送给主PCB。

液晶显示器的不同位置有四个屏蔽体。

屏蔽体1笼罩着液晶显示电路;屏蔽体2包围着主PCB;屏蔽体3覆盖了屏蔽体2,并与屏蔽体1相连;屏蔽体4罩着一个辅助PCB -变换电路PCB,它为液晶显示电路的荧光照明装置提供电源。

图1 液晶显示器内部结构简图图2 整体去耦电容被放置在了印制线密集区图3 高速信号线不应跨越地层隔缝PCB设计上改进EMC性能通过电磁场探头的检测,我们发现主PCB上产生的频率谐波在辐射频谱中占主要地位,因此对液晶显示器主PCB上的EMC分析不可或缺。

主PCB上EMC性能的改进有两个大方面:电容去耦和印制板布线。

电容去耦去耦电容在补偿集成片或电路板工作电压跌落时起到了储能作用。

它可以分成三种:整体的、局部的和板间的。

整体去耦电容又称旁路电容,它工作于低频(亚MHz范围)状态,为整个电路板提供一个电流源,补偿电路板工作时产生的DI噪声电流,保证工作电源电压的稳定。

RGB屛EMC解决方案

RGB屛EMC解决方案

RGB屏EMC解决方案深圳市韬略科技显示市场目前正在蓬勃发展,并且不断出现新的产品组合以及消费者对各种产品的需求也在持续提升。

在过去的几年内,大部分消费者可以在自己的家中已经积累了不少拥有显示屏的科技产品,而RGB显示屏在显示要求不高的行业依然应用广泛,它的EMC问题也一直是困扰工程师的一大难点,本文从辐射发射从辐射方面为大家提供性价比高的EMC解决方案,希望对大家有所帮助。

一、RGB屏面临的问题1、屏的辐射超标或抗干扰能力不够,导致无法通过认证;2、抗干扰能力弱,产品稳定性不够;3、屏的辐射超标影响别的系统工作。

二、处理方法问题点(一):屏时钟的基频以及谐波超标;方法1:在屏时钟上增加滤波电路,一般用RC滤波或加磁珠此方法效果明显,使用也方便,但是对于300M 以上频点效果不理想,而且磁珠阻抗误差大,要注意不能使用阻抗太大,应预留足够的余量方法2:在屏时钟上增加展频IC实物图如下:问题点(二):屏时钟和DATA数据线一起引起的辐射超标;方法1:在屏数据线上增加共模滤波器或差模滤波器对比测试数据:方法2:屏蔽FPC排线问题点(三):通过背光连接线放大后的包络超标方法1:在屏背光输出端增加高频共模滤波器注:1、如果辐射源头是由背光升压IC引起,需在输入端用高频共模滤波器隔离电源和地。

方法2:在屏背输出端LED+、LED-上串联磁珠,同时对地增加电容。

对比测试数据三、总结:屏的辐射一直是辐射超标的重要部分,对于它要引起大家足够重视,除了上述措施,结构设计时要尽可能缩短屏排线,PCB设计要优先布局和布线,仅仅就PCB设计环节来说,分享以下几点心得,供参考交流。

四、摄像头PCB设计注意事项1、布线时避免太多的过孔,不允许出现锐角和直角,尽量使用圆弧走线,走线尽量短。

2、必须紧靠完整的参考平面布线,以保证其有最小的信号回路和连续的阻抗,优选两地平面之间。

3、时钟两侧建议包地线,包地线每隔3000mil接地,这样保证包地线上各点电位相等。

emc电磁兼容设计与测试案例分析

emc电磁兼容设计与测试案例分析

emc电磁兼容设计与测试案例分析
电磁兼容性(EMC)设计和测试案例分析是指在设计、制造和入
网系统产品时,使用规范和测试方法,检测出其EMC行为。

本文将介
绍用于EMC设计和测试的常用方法和技术,以及常见的案例分析。

首先,要搞清楚EMC测试的目的。

有两个主要的方面需要考虑:
一是抑制电磁波的发射,以确保其周围环境或附近系统不受EMC污染;二是防止EMC干扰自身系统。

为了做到这一点,需要考虑系统的整体
结构,特别是各组件之间的共性与局部信号分布特性,以及由各组件
信号导致的EMC干扰和故障影响。

其次是EMC设计方法。

EMC设计流程主要包括总体设计、EMC抑制、EMC测试、仿真分析和调试调试等等。

具体的步骤就是可用性分析、选择民用和兼容的电子元器件、排列电子元器件、降低EMC/EMI噪声源、分离电源和电路、抑制电缆电磁感应、引入EMI抑制组件、使用EMC封装等等。

最后是EMC测试案例分析。

常见的EMC案例分析包括测试电源线
的EMC性能、测试产品的电磁干扰抑制治理能力等。

通常,测试主要
通过发射测量等标准EMC测试方法来完成,以确定产品能够在EMC环
境中正常运行,减少EMC/EMI干扰对其他系统的损害。

举例分析液晶显示器的EMC和EMI

举例分析液晶显示器的EMC和EMI
c. 由於環路電感加大,輸出時鐘波形容易產生振蕩;
R d. 環路電感上的高頻壓降構成共模輻射源,並通過外接電纜產生共模輻射。 n 所以應該避免高速信號綫跨越隔縫,對於上升時間為 3ns 的數字信號,1cm 長的隔縫就可能產生 U 顯著的影響。

圖 4. 穿過地層隔縫的視頻信號軌綫
tered 圖 3. 高速信號綫不應該跨接地層隔綫 is 如果接地層上有隔縫,而高速時鐘綫在軌綫層上跨過隔縫,如圖 3(b)所示,則回流綫被迫繞
過隔縫,從而增加了高頻環路面積,這將產生以下嚴重後果:
g a. 增加向空間的輻射騷擾,同時易受空間磁場的影響; e b. 增加了與板上其他電路產生磁場耦合的可能性;
d 較大下降。另外,如果有些連綫屏蔽較困難,則可以套上鐵氧體磁環,以抑制其高頻輻射。 e 除加以屏蔽或加鉄氧体環外,對於電磁騷擾較高的信號綫,還可以在主板的信號端口加一些盧 r 波措施,如鐵氧體磁珠或 RC 濾波器。 te 4)EMI“天綫”之四 is 在進行 EMC 輻射發射測試時發現,改變電源綫和視頻信號綫的位置對實驗結果有很大影響,這 g 説明兩條電纜是良好的輻射天綫。爲了抑制電纜輻射,首先從電纜的接地、濾波入手。電纜綫是同
2)地層上的隔縫不要阻擋高頻回流的通路
爲了防止共地綫阻抗耦合干擾,電路設計者通常會根據不同的電源電壓、數字和模擬、高速和 低速、大電流和小電流來分別設置地綫,這就很容易在 PCB 接地留下隔縫。此時應該注意高速信號 綫的軌綫層上不要跨過隔縫。

-4-
首先考察高頻電流在金屬面上的流動情況。圖 3(a)中的雙面 PCB,一面用作接地層,另一面 用作元件和軌綫層。軌綫層上有一時鐘軌綫,接地層上帶箭頭的實綫表示其返回電流的軌跡。在高 頻時,回流綫總是盡可能地貼近信號綫返回。依據“電流總是走阻抗最小的途徑”來分析,電流環 路的阻抗 Z=R+jwL,阻抗既包括電流環路的電阻,也包括電流環路的電感,環路電感的大小與環路 面積成正比。當時鈡頻律為 MHz 級時,感抗大於環路電阻起主導作用,這時 Z≈jwL,所以電流走環 路電感最小的途徑。環路面積越小電感越小,回流綫總是盡可能貼近信號綫返回。
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
局 部 去 耦 电 容 有 两 个 作 用 :第 一 ,出 于 功 能 上 的考虑,通过电容的充放电使 IC 得到的供电电压比 较平稳,不会由于电压的暂时跌落导致 IC 功能受到 影响 ;第 二 ,出 于 EMC 考 虑 ,为 IC 的 瞬 变 电 流 提 供 就近的高频通道,使电流 不 至 于 通 过 环 路 面 积 较 大 的供电线路,从而大大减 小 了 向 外 的 辐 射 噪 声 。 同 时由于各 IC 拥有自己的高频通道,相互之间没有公 共阻抗,抑制了共阻抗耦 合 。 局 部 去 耦 电 容 安 装 在 每个 IC 的 电 源 端 子 和 接 地 端 子 之 间 , 并 尽 量 靠 近 IC。
(2) 增 加 了 与 板 上 其 它 电 路 产 生 磁 场 耦 合 的 可能性;
(3)由于环 路 电 感 加 大 ,输 出 时 钟 波 形 容 易 产 生振荡;
图 4 穿过地层隔缝的视频信号轨线
3 液晶显示器中的 EM“ I 天线”
在 没 有 充 分 考 虑 EMC 设 计 的 液 晶 显 示 器 上 可 能会存在许 多 EM“ I 天 线 ”,它 们 不 仅 会 将 显 示 器 内 部电路产生的骚扰信号辐 射 出 去 ,而 且 也 可 能 将 显 示器外部环境中的电磁骚扰接收进来影响内部电 路的正常工作。这通常会造成其 EMC 测试不合格。 因而,寻找显示器上潜在的“天 线 ”并 将 它 的 影 响 抑 制到最小是非常重要的。 3.1 EM“ I 天线”之一
设 备 内 部 PCB 板 之 间 的 连 线 是 骚 扰 的 主 要 传 播 途 径 。这 些 连 线 虽 然 有 屏 蔽 ,但 是 屏 蔽 未 接 地 。用 电磁场探头探测,发现这 些 电 缆 线 上 有 较 大 的 电 磁 骚 扰 ,说 明 屏 蔽 并 没 有 起 作 用 。 为 此 ,将 屏 蔽 层 两 端 良好接地,最好用金属片 将 其 包 好 后 用 螺 钉 直 接 锁 到屏蔽体上。如实际无法 做 到 ,也 可 以 引 一 条 短 线 连到 PCB 板的地 线 上 , 最 好 在 PCB 板 靠 近 端 口 处 做一些接地柱。经此处理后骚扰电平会有较大下 降 。 另 外 ,如 果 有 些 连 线 屏 蔽 较 困 难 ,则 可 以 套 上 铁 氧 体 磁 环 ,以 抑 制 其 高 频 辐 射 。
板间电容是指电 源 线 和 地 线 之 间 的 电 容 ,它 的 主要作用是去耦。板间电容可以通过增加电源层和
!"
电视技术 2003 年第 3 期 总第 249 期
INFORMATION TERMINAL
接地层间相对面积来增大。该台液晶显示器的主 PCB 中,一些接地面被布 到 了 电 源 层 。 移 去 这 些 接 地 面 ,用 电 源 隔 离 区 代 之 ,可 以 增 加 板 间 电 容 。 2.2 地层上的隔缝不要阻挡高频回流的通路
信息终端
文 章 编 号 :1002-8692(2003)03-0054-03
液晶显示器的 EMC 分析与设计
·实用设计·
刘 萍,谭海峰,吴 然,沙 斐 (北方交通大学 抗电磁干扰研究中心,北京 100044)
【摘 要 】 以某厂家的液晶显示器为例,探讨此类高频电子产品 EMC 分析和 EMI 抑制的方法,并 提 出 了 改 进 方 案 。具 体 介 绍 了 PCB 板上的 EMC 设计,分析了液晶显示器中易被人们忽视的各种 EM“ I 天 线 ”,并 提 出 了 抑 制 方 法 。所 提 EMC 设 计 方 法 同 样适用于其它高频电子产品。
整体去耦电容又称旁路电容,它工作于低频 (亚 MHZ 范围)状态,为整个电路板提供一个电流
源,补偿电路板工作时产 生 的 !! 噪 声 电 流 ,保 证 工 作电源电压的稳定。它的大小为 PCB 上所有负载电 容之和的 50~100 倍。这台 液 晶 显 示 器 将 整 体 去 耦 电 容 放 在 了 印 制 线 密 度 很 高 的 地 方(见 图 2),这 是 不正确的。它一般应放置在紧靠 PCB 外接电源线和 地线的地方。所以应该将图 2 中的整体去耦电容移 开 ,这 不 仅 不 会 减 小 低 频 去 耦 ,而 且 还 会 为 PCB 上 布置关键性的印制线提供空间。
【关键词】液晶显示器;辐射骚扰;电磁兼容;电容去耦;电磁干扰 【Abstract】 This paper anaiyses the eiectromagnetic compatibiiity (EMC) of an LCD dispiay and provides some improvement
measures. The discussion about EMC anaiysis and design is compieted in two partsz One is about EMC design on PCB and the other discusses various kinds of "antennas" in an LCD dispiay which are easy to be ignored. The methods of EMC design given in this paper are aiso appiicabie to other eiectronic products operating at high freguencies. 【Key words】LCD monitor;radiated emission;eiectromagnetic compatibiiity(EMC);capacitor decoupiing;EMI
2 PCB 设计上改进 EMC 性能
2.1 电容去耦 去 耦 电 容 在 补 偿 IC 电 路 或 电 路 板 工 作 电 压 跌
落时起到了储能作用。它 可 以 分 成 3 种 情 况 :整 体 的、局部的和板间的。下 面 将 对 它 们 的 作 用 和 安 装 注意Байду номын сангаас项分别进行介绍。
图 2 整体去耦电容被错放在印刷线密集区示意图
图 1 液晶显示器内部结构简图
有 4 个屏蔽体放在液晶显示器的不同位置。屏 蔽体 1 笼罩着液晶显示电路;屏蔽体 2 包围着主 PCB;屏蔽体 3 覆 盖 了 屏 蔽 体 2, 并 与 屏 蔽 体 1 相 连;屏蔽体 4 罩着一个辅 助 PCB -变 换 电 路 PCB, 它为液晶显示电路的荧光照明装置提供电源。
首先考察高频电流在金属面上的流动情况。图 3a 中 的 双 面 PCB,一 面 用 作 接 地 层 ,另 一 面 用 作 元 件和轨线层。轨线层上有 一 时 钟 轨 线 ,接 地 层 上 带 箭头的实线表示其返回电 流 的 轨 迹 。 在 高 频 时 ,回 流线总是尽可能地贴近信 号 线 返 回 。 依 据“电 流 总 是 走 阻 抗 最 小 的 途 径 ”来 分 析 ,电 流 环 路 的 阻 抗 Z= R +j!L ,阻 抗 既 包 括 电 流 环 路 的 电 阻 ,也 包 括 电 流 环 路的电感,环路电感的大 小 与 环 路 面 积 成 正 比 。 当 时钟频率为 MHZ 级时,感抗大于环路电阻起主导作 用,这时 Z!j!L,所以电流走环路电感最小的途径。 环路面积越小电感越小,回 流 线 总 是 尽 可 能 贴 近 信 号线返回。
为了防止共地线 阻 抗 耦 合 干 扰 ,电 路 设 计 者 通 常 会 根 据 不 同 的 电 源 电 压 、数 字 和 模 拟 、高 速 和 低 速 、大 电 流 和 小 电 流 来 分 别 设 置 地 线 ,这 就 很 容 易 在 PCB 接地层留下隔缝。此时应该注意高速信号线 在轨线层上不要跨过隔缝。
如果接地层上有 隔 缝 ,而 高 速 时 钟 线 在 轨 线 层 上跨过隔缝,如图 3b 所 示 , 则 回 流 线 被 迫 绕 过 隔 缝 ,从 而 增 加 了 高 频 环 路 面 积 ,这 将 产 生 以 下 严 重 后果:
(l)增加向 空 间 的 辐 射 骚 扰 ,同 时 易 受 空 间 磁 场的影响;
1 液晶显示器的内部结构
打开液晶显示器的后壳,它的内部结构如图 1 所 示 。它 主 要 包 括 一 块 主 印 刷 电 路 板(PCB )、一 些 辅 助 PCB 和一组液 晶 显 示 电 路 。 主 PCB 把 来 自 计 算 机的显示信息转换成能被液晶显示电路数字化处 理的信号。辅助 PCB 提供电源,并将来自键盘 PCB 的信息传送给主 PCB。
据的屏蔽电缆也是一个重要的 EMI 辐射源。由于该 电缆的屏蔽层没有与屏 蔽 体 2 连 接 ,而 是 通 过 PCB 板上的地线接地,这样就会使主 PCB 上产生的噪声 电流通过电缆屏蔽层辐射 出 去 ,电 缆 屏 蔽 层 就 成 了 辐射天线。因此,高速数据电缆屏蔽层和屏蔽体 2 之间应建立良好连接,可 以 用 导 电 衬 垫 将 电 缆 端 口 的屏蔽层与屏蔽体良好接触。辐射发射测量表明, 当 这 种 连 接 建 立 时 ,输 出 时 钟 的 谐 波 明 显 减 少 。 3.3 EM“ I 天线”之三
TV ENGINEERING No.3 2003 (sum No.249)
!!
信息终端
IDM ! UDM
Cd


ZL
体 2
10 !F 104
140 !F
10 !F 104
Lp
Lp
屏蔽体 1
图 6 屏蔽体 1 和屏蔽体 2 构成 EMI 天线的原理图
140 !H
260 !H
图 7 电源滤波器
3.2 EM“ I 天线”之二 主 PCB 和 液 晶 显 示 电 路 之 间 携 带 高 速 显 示 数
屏蔽体 l 和屏蔽体 2 通过 4 个螺丝相连接。在 高 频 时 ,这 些 螺 丝 并 不 是 很 好 的 电 连 接 ,它 们 存 在 较大的电感 LP,这个电感正好 是 EM“ I 天 线 ”的 辐 射 源。因为屏蔽体 l 和屏蔽体 2 内部 PCB 上的信号线 与屏蔽体是很贴近的,信 号 线 和 屏 蔽 体 之 间 在 高 频 时存在明显的分布电容 Cd。于是,PCB 上的 差 模 源 就可通过这个分布电容耦 合 到 屏 蔽 体 上 ,引 起 差 模 电 流 IDM。IDM 通 过 螺 丝 、屏 蔽 体 l,回 到 PCB 上 的 差 模源(见图 6)。由于螺丝上存在电感 LP,所以 IDM 就 会在 LP 上产生电压降 UCM,成为共模驱动电压,从而 引起共模辐射。这时的“天线”一部分是屏蔽体 2,另 一部分是屏蔽体 l。为了消除这个 EM“ I 天线”,可将 指形簧片放置在两个屏蔽体之间,以减小接触电 阻。EMI 测试表明,在放置了指形簧片之后,低于 500 MHZ 的 EMI 平 均 降 低 了 2~3 dB, 而 高 于 500 MHZ 的 EMI 平均降低了 5~l0 dB。
相关文档
最新文档