CPLD模块及接口说明
毕业设计171基于CPLD的DSP系统接口设计
基于CPLD的DSP系统接口设计中文摘要本论文详细介绍了基于CPLD的DSP系统接口设计的方案与实现方法。
在本次设计过程中，主要是以模块思想来设计整个DSP系统。
在整个硬件系统设计中，以DSP芯片为核心，用CPLD来实现控制数据中转、与外围设备的通信。
本论文介绍了如何利用CPLD设计并实现TMS320C5416芯片与SRAM、FLASH、串并转换器等外围设备之间的接口，即利用了CPLD 实现TMS320C5416系统接口的扩展。
关键词:DSP;系统接口; CPLDDesign DSP system connection with CPLDAbstractThe present paper in detail introduced the DSP system connection of based on the CPLD designs plan and the realization method. In this design process, mainly designs the entire DSP system by the module of thought.In the entire hardware system design process, takes the DSP chip as the core, realizes the control data relay by the CPLD decoding, and the auxiliary equipment correspondence. This introduced how switching using CPLD connection designs the between TMS320C5416 chip and SRAM, FLASH, string and auxiliary equipment and so on, namely used CPLD to design the TMS320C5416 system connection the expansion.Key words: DSP ; The interface of system ;CPLD第一章：绪论§1.1 课题的提出及意义随着信息化技术的飞速发展，各种便携式电子产品和个人助理不断涌现，但是，许多消费电子的采集处理系统有着自身的不足，采集装置的复杂化，图像实时处理对处理器的依赖，图像处理系统的造价、速度及体积都成为限制图像技术应用的瓶颈。
通信原理实验指导书(8个实验)
实验一 CPLD 可编程数字信号发生器实训一、实验目的1、熟悉各种时钟信号的特点及波形；2、熟悉各种数字信号的特点及波形。
二、实验设备与器件1、通信原理实验箱一台；2、模拟示波器一台。
三、实验原理1、CPLD 可编程模块电路的功能及电路组成CPLD可编程模块（芯片位号：U101）用来产生实验系统所需要的各种时钟信号和数字信号。
它由 CPLD可编程器件 ALTERA公司的 EPM7128(或者是Xilinx 公司的 XC95108)、编程下载接口电路（J104）和一块晶振（OSC1）组成。
晶振用来产生系统内的16.384MHz 主时钟。
本实验要求参加实验者了解这些信号的产生方法、工作原理以及测量方法，才可通过CPLD可编程器件的二次开发生成这些信号，理论联系实践，提高实际操作能力，实验原理图如图1-1 所示。
2、各种信号的功用及波形CPLD 型号为 EPM7128 由计算机编好程序从 J104 下载写入芯片，OSC1 为晶体，频率为 16.384MHz，经 8 分频得到 2.048MHz 主时钟，面板测量点与EPM7128 各引脚信号对应关系如下：SP101 2048KHz 主时钟方波对应 U101EPM7128 11 脚SP102 1024KHz 方波对应 U101EPM7128 10 脚SP103 512KHz 方波对应 U101EPM7128 9 脚SP104 256KHz 方波对应 U101EPM7128 8 脚SP105 128KHz 方波对应 U101EPM7128 6 脚SP106 64KHz 方波对应 U101EPM7128 5 脚SP107 32KHz 方波对应 U101EPM7128 4 脚SP108 16KHz 方波对应 U101EPM7128 81 脚SP109 8KHz 方波对应 U101EPM7128 80脚SP110 4KHz 方波对应 U101EPM7128 79脚SP111 2KHz 方波对应 U101EPM7128 77脚SP112 1KHz 方波对应 U101EPM7128 76脚SP113 PN32KHz 32KHz伪随机码对应U101EPM7128 75脚SP114 PN2KHz 2KHz伪随机码对应U101EPM7128 74脚SP115 自编码自编码波形，波形由对应 U101EPM7128 73 脚J106 开关位置决定SP116 长 0 长 1 码码形为1、0 连“1”对应 U101EPM7128 70脚、0 连“0”码SP117 X 绝对码输入对应 U101EPM7128 69 脚SP118 Y 相对码输出对应 U101EPM7128 68 脚SP119 F80 8KHz0 时隙取样脉冲对应 U101EPM7128 12 脚此外，取样时钟、编码时钟、同步时钟、时序信号还将被接到需要的单元电路中。
CPLD基本结构
CPLD的基本结构1．基于乘积项的CPLDCPLD （Complex Programmable Logic Device)直译的话称为复杂可编程逻辑芯片。
它也属于大规模集成电路LSI （Large Scale Integrated Circuit）里的专用集成电路ASIC （Application Specific Integrated Circuit）。
适合控制密集型数字型数字系统设计,其时延控制方便.CPLD是目前集成电路中发展最快的器件之一。
结构C PLDPLD即programmable logic device,译为可编程逻辑器件，是一个可以产生任意逻辑输出的通用型数字逻辑电路器件。
PLD有很高的集成度，足以满足设计一般的数字系统的需要,与门、或门、非门是PLD最基本的构成。
的结构是基于乘积项（Product－te rm）的，现在以Xilinx公司的XC9500XL 系列芯片为例介绍CPLD的基本结构,如图1所示，其他型号CPLD的结构与此非常类似。
CPLD可分为3部分:功能模块(Functi ON Block)、快速互连矩阵（FastCON NEC T ⅡSwitch Matrix）和I/O控制模块.每个功能模块包括可编程与阵列、乘积项分配器分配器是有线电视传输系统中分配网络里最常用的部件，用来分配信号的部件.它的功能是将一路输入信号均等地分成几路输出，通常有二分配、三分配、四分配、六分配等。
有线电视网的频率不断提升，功能不断加强,因此对分配器的要求不断提高。
在接口设备上分配器是将音视频信号分配至多个显示设备或投影显示系统上的一种控制设备。
它是专门分配信号的接口形式的设备。
［全文]和18个宏单元，功能模块的结构如图2所示。
快速互连矩阵负责信号传递，连接所有的功能模块.I/O控制模块负责输人输出的电气特性控制，比如可以设定集电极开路输出、三态输出等。
图1中的I/O/GCK，I/O/GSR，1/0/GTS 是全局时钟、全局复位和全局输出使能信号,这几个信号有专用连线与CPLD中每个功能模块相连，信号到每个功能模块的延时相同并且延时最短。
CPLD应用设计平台 调试说明(1)
附录ⅢCPLD应用设计平台1、简介该CPLD应用设计平台可划分为六个模块：○1电源模块：采用220V~9V变压器，经整流桥整流和滤波后，通过7805输出+5V的直流电压为平台供电；○2CPLD模块：采用Altera公司TQFP封装的EMP7064S；○3静态数码管显示模块；○4手动开关模块：可提供逻辑电平或脉冲信号；○5555电路模块：1k~10kHz可调脉冲输出；○6LED电平指示模块；2、硬件原理图○1电源模块：电源模块采用220V~9V变压器，经整流桥整流和滤波后，通过7805输出+5V的直流电压为平台供电，其原理图如图3-1所示。
图3-1电源模块CPLD模块：采用Altera公司TQFP封装的EMP7064S，将其管脚引出封装成40脚的直插型，并封装了外部晶振和J-TAG调试接口，封装图如图3-2所示，图上标注的数字为插槽对应CPLD芯片的管脚号，封装管脚对照表如图3-3所示。
外部晶振和J-TAG调试接口的原理图如图3-4所示。
图3-2封装图图3-3封装管脚对照表图3-4外部晶振和J-TAG调试接口○3数码管显示模块，采用共阳极数码管静态显示，用74LS47译码和驱动参阅第4章。
在图3-5中，将最高位的74LS47的/RBI接地，/BI/RBO接到低一位的/RBI引脚，最低位/BI/RBO接高电平，这样级联即可实现灭零显示。
图3-5数码管显示模块○4逻辑开关模块：采用RS触发器74LS279从而消抖并提供逻辑电平或脉冲信号，如图3-6所示，逻辑开关模块如图3-7所示。
图3-6 74LS279管脚图图3-7逻辑开关模块○5555电路模块：555电路模块可实现1k~10kHz 可调脉冲输出，其原理图如图3-8所示。
图中，R A =10k,R B =50k(可调电位器)，输出频率范围1k~10kHz 可调脉冲输出。
+V CCR BC 17U +5VU +5V U +5V U +5V 图3-8 555电路模块图3-9 LED 模块○6LED 模块，低电平时点亮，如图3-9所示。
复杂可编程逻辑器件CPLD
- -进程语句，用a、b信号触发进程执行
MAX
65 64
23
63
24 25
EPM7128SLC84
62 61
26
60
27
59
28
58
29
57
30
56
31
55
32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54
CPU编程数据经过此端口下
GND
I/O.TD0 载到CPLD中旳
暂存数据。 如： VARIABLE a，b：STD_LOGIC；- -定义a,b为原则逻辑位变量
✓信号阐明语句： 信号有IN、OUT、INOUT、BUFFER4种流动方向。分外部端
口和内部信号,其作用是在设计旳单元电路之间实现互连 如：SIGNAL b：BIT； - -定义b为位逻辑型信号
3.变量与信号旳赋值语句
1脚： 全局清零端
2、83脚： 2个全局时钟输入端
VCCIO
GND VCCINT GND VCCIO
取得最高旳工作速度
专用输入脚，不用时不允许悬空，预防CMOS器件输 入击穿损坏。
VCCIO
GND INPUT/GCLK1
INPUT/OE1 INPUT/GCLRn INPUT/OE2/GCVLCCKIN2T
VHDL语言对硬件系统旳描述， 有三种描述方式：行为描述、 数据流描述、构造化描述。
输入端口描述
逻辑关系描述
输出端口描述
实体(ENTITY)描述
构造体 (ARCHITECTURE) 描述
VHDL 程序
库支持： 定义程序中所涉及旳数据类型、元件和子程序等。
cpld和单片机接口
优点：
强大的信息（数据）处理、逻辑 分析、决策判断等能力； 体积小、性价比高、功能灵活、 可靠性高、易于人机对话。
CPLD/FPGA
优点：
用户可自定制逻辑，在线可编程， 开发便捷。 信号传输效率高，适合高速采样 场合； 可以加密，抗干扰能力强，功耗 低，可靠性高；
缺点：
低速；
缺点：
一般只能实现数字逻辑；
程序实现： 1)单片机部分
#define CPLD ADDRESS 0x0000 #include <absacc. h> main() { unsigned charA DDRESSIndex; //CPLD某个功能部件的地址 unsigned char DATA_READ，DATA_WRITE; XBYTE [CPLD_ADDRESS+ADDRESSIndex]=DATA_WRITE;//单片机向 CPLD写数据 DATA_READ=XBYTE[CPLD_ADDRESS+ADDRESSIndex]; // 单片机从 CPLD读数据 }
系统硬件构成框图：
图4 系统组成框图
CPLD与单片机及键盘、显示器的接口：
图5
键盘、显示器与CPLD及单片机的接口
打印机与CPLD及单片机的接口：
INT1
P0 WR RD CPLD
BUSY
Data1~7 8031
STROBE
图6
打印机与CPLD及单片机的接口
程序设计：
下位机负责数据的采集、抽样和发送。为了保证数据采集的 实时性，下位机在未收到上位机指令时，内部轮流对8路模拟 信号进行采集和变换，并存入缓冲存储器中。 上位机负责数据的接收、处理和打印。上 位机 发 送完指令 后，立即转人接收状态，等待从远端下位机回送两个字节的数 据，如果在规定的时间内未收到数据，或者是收到的数据中两 个字节不一致，则说明通讯线路有错误，不能接收该数据，故 重新发送一次指令，如果重发3次都未成功，则发出出错报替 信号，提醒用户检查线路或设备。否则，上位机对收到的有效 数据进行处理，将数值大小为0~255之间的数据转换为0^-5 V 的电压值，并进行显示。同时还要扫描键盘，处理各种功能键， 完成用户的功能要求。 CPLD主要完成接收单片机发送来的数据并控制4个LED数码管 显示相应的数码，同时控制打印机将上位机处理的结果打印输 出。
基于CPLD的实时视频采集模块
所以本文主要针对 Ｐ Ｌ制式视频信号进行介绍． Ａ １ １ 典型 Ｐ Ｌ制式 Ｖ 帧数 据 格式 ． Ａ ＭＩ 在模拟 Ｐ Ｌ制式视频信号里 ， Ａ 需要有行、 场 回扫信号 ， 这一段信号在转 变成数字数据之后是
・ 作者简介 ： 吴春瑜（９ ３ ） 男 ， １ － ， 北京人 ， ５ 辽宁大学物理学院教授， 从事集成电路、 电力电子器件的设计与制造研究． 基金项 目： 辽宁省科技厅 自然科学基金 （０ ０ １ ； ０ ２ ２ ） 辽宁省教育厅科学基金（ ０ ４ ０ ６ ； ２ ０ Ｄ ２ ） 沈阳市光电子功能器件与检测技术重点实 验室基金项 目．
作为采 集数 据．
１ ２ 典型 Ｐ Ｌ制式 Ｖ 行数 据格 式 ． Ａ ＭＩ
数据 ＦＦ ＩＯ芯 片 的存 储 ， 有效 Ｖ Ｏ数 据存 人 将 Ｐ
ＦＦ 而无效 Ｖ Ｏ数 据将被剔除． ＩＯ， Ｐ
图 ２中显示 的是 １ ６位 Ｐ Ｌ信 号 每行 的数据 Ａ
格式 ， 可以看出每行有 ８４个数据 ， ８ 个 点． ６ 即 ６ ４ 其 中有效数 据是 当 Ｃ ｎｒｌ ｉ ａ 为高 时 的数 据 ， ｏｔ ｇ ｌ ｏＳｎ
无效数据 ， 需要将其剔除． １ 图 显示 了典型 的 Ｐ Ｉ Ａ
制式 Ｖ 帧数据 格 式 ． 中行 １到 行 ３２为奇 数 ＭＩ 图 １
场 ， ３３到行 ６ ５ 行 １ ２ 为偶数场． 其中行 ２ 到行 ３０ ３ １
为 奇数 场 的有 效数 据 ， ２８行 ． 共 ８ 而行 ３６在 考 虑 ３
辑控制 ， Ｆ Ｇ 但 Ｐ Ａ价格高 、 设计 和使用复杂 ， 不适
合在低成本 、 逻辑控制简单、 开发周期短的设备上 使用． 文利用视频采集芯 片、 Ｐ Ｄ芯 片、 本 ＣＬ 数据 ＦＦ ＩＯ芯 片构 成 了 一 个 视 频 采 集 模 块 ， 有 成 本 具 低、 设计方便 、 使用灵活 、 开发周期短等特点． 该模 块可以为后端 Ｄ Ｐ模块及其他数据处理模块提 Ｓ 供实时有效的视频数据 ， 应用范围广泛．
经典平台CPLD接口说明书
博创科技经典平台CPLD接口说明2011-1-10经典平台上有两片CPLD，第1片控制网卡、IDE的逻辑、串口选择、CF卡逻辑等。
第2片控制音频和触摸屏选择、LED矩阵和数码管等。
对软件而言，两片CPLD可以看作同一外设，有的寄存器分开放在两片CPLD内的。
如无特别说明，S3C2440核心板所对应的地址分配和S3C2410核心板完全相同。
一、网卡、IDE、复位等逻辑和原来经典平台一样，对软件透明，无需设置。
1、网卡1和网卡2，对于270和2410核心板，都在Bank2上。
当nGCS2为0时，A2为0则选中网卡1，A2为1则选中网卡2。
对于每个网卡芯片，A1为0访问INDEX端口，A1为1访问DATA端口。
物理地址：2410核心板：网卡1：INDEX：0x1000 0000 DATA:：0x1000 0002网卡2：INDEX：0x1000 0004 DATA:：0x1000 0006 270核心板：网卡1：INDEX：0x0800 0000 DATA:：0x0800 0002网卡2：INDEX：0x0800 0004 DATA:：0x0800 00062、IDE接口和其他一些资源占用同一个Bank，2410核心板是Bank1，270核心板是Bank4。
当A8为0时选中IDE接口，A8为1时选中其他资源，后面逐步说明。
物理地址范围：2410核心板：IDE接口：0x0800 0000---0x0800 00FF其他设备：0x0800 0100---0x0800 011E270核心板： IDE接口：0x1000 0000---0x1000 00FF其他设备：0x1000 0100---0x1000 011E3、复位逻辑仅提供各复位电平之间的逻辑与关系。
二、CPLD内部包括核心板选择寄存器，并据此对音频和触摸屏等资源进行选择，以及控制串口选择的寄存器，数码管和矩阵LED寄存器，还有270核心板下的CF卡相关寄存器。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
CPLD系统模块及接口说明
F.1 概述
模块结构框图如图F.1-1所示。
CPLD采用Altera新一代的MAXII器件EPM570T100C5，配合QuartusII可以很容易实现CPLD的开发，模块具有4位键盘输入、4位开关量输入，8个动态LED显示，1个静态LED显示，8个发光管，1个蜂鸣器，用于完成实验，同时引出了3.3V的IO口，方便模块的扩展。
程序下载方法采用ByteBlaster，本模块下载时，插上跳线帽JP214~JP217；其他模块下载时拔下跳线帽JP214~JP217。
图F.1-1 CPLD系统模块框图
F.2 电路说明
F.2.1 ByteBlasterⅡ下载电路
本模块的ByteblasterII下载电路图如图F.2-1，通过25针计算机并口进行。
整个实验箱系统共有3块FPGA/CPLD模块，均通过本模块ByteblasterII 口进行程序下载。
注意：本模块下载程序时，插上JP214~JP217跳线帽。
其他模块通过本ByteblasterII口下载程序时，拔下JP214~JP217跳线帽。
图F.2-1 ByteblasterII下载电路图
F.2.2 数码管驱动缓冲电路
MAXII器件为低电压器件采用3.3V供电，一般采用一级缓冲和5V的外设相连接。
图F.2-2给出数码管驱动缓冲电路。
8位动态数码管的段由U202驱动，位由U203驱动。
1位静态数码管由U204驱动。
图F.2-2数据缓冲电路
F.2.3 键盘、开关量输入及发光管显示
本模块设有4位键盘输入（也可由跳线JP206~JP209选择TP201~TP204输出，见表F.3-9），4位开关量输入及8位发光管输出。
键盘输入为负脉冲。
图F.2-3键盘、开关量输入及发光管电路
F.3 接口说明
F.3.1 总线接口（JT201）
总线接口JT201定义见表F.3-1。
F.3.2 键盘输入接口（K201~K203）
表F.3-2是键盘K201~K204接口表。
F.3.3开关量输入接口（S205~S207）
表F.3-3是开关量输入S205~S208接口表。
F.3.4 发光管输出（D201~D208）
表F.3-4是发光管输出D201~D208接口表。
F.3.5 静态显示数码管（LED201）
表F.3-5是静态数码管接口表。
F.3.6 动态显示数码管（LED202~LED203）
表F.3-6是动态数码管接口表。
F.3.7 蜂鸣器引脚BEEP201
表F.3-7是蜂鸣器接口表。
F.3.8 跳线说明
F.3.8.1 下载模块选择跳线JP214~JP217
整个实验箱系统共有3块FPGA/CPLD模块，均通过本模块的ByteblasterII口进行程序下载。
表F.3-8给出下载模块选择跳线说明。
F.3.8.2 键盘输入/输出选择跳线JP206~JP209
CPLD的27、28、29及30引脚，可作为键盘K201~K204的输入，也可通过TP201~TP204输出。
具体通过跳线JP206~JP209进行选择，如表F.3-9。
F.3.8.3 JP210~JP213跳线说明
CPLD的75、74、73、72引脚可作为TP205~TP208输出，也可连接总线中的A0~A3。
具体通过跳线JP210~JP213选择，如表F.3-10。
F.3.9 时钟输入
模块内部含有时钟电路，频率为50MHz，由EPM570T100C的第62引脚输入。
如表F.3-11。
F.3.10 电源输入方式
本模块电源输入方式有如下两种：
(1) PW202为外部12V电源输入（内正外负），可用于单板使用；
(2) PW201为实验箱12V电源输入。