Cadence使用
cadence教程
cadence教程Cadence 是一款流行的电路设计和仿真工具。
它广泛应用于电子工程领域，可以帮助工程师进行电路设计、布局、仿真和验证。
以下是一个简单的 Cadence 教程，帮助你快速入门使用该软件。
第一步: 下载和安装 Cadence首先，你需要从 Cadence 官方网站下载适用于你操作系统的Cadence 软件安装包。
在下载完成后，双击安装包文件并按照安装向导的指示进行安装。
第二步: 创建新项目打开 Cadence 软件后，你将看到一个初始界面。
点击“File”菜单，然后选择“New”来创建一个新的项目。
第三步: 添加电路元件在新项目中，你可以开始添加电路元件。
点击菜单栏上的“Library”按钮，然后选择“Add Library”来添加一个元件库。
接下来，使用菜单栏上的“Place”按钮来添加所需的电路元件。
第四步: 连接电路元件一旦添加了电路元件，你需要使用连线工具来连接它们。
点击菜单栏上的“Place Wire”按钮，然后将鼠标指针移到一个元件的引脚上。
点击引脚，然后按照电路的设计布局开始连接其他元件。
第五步: 设置仿真参数在完成电路布局后，你需要设置仿真参数。
点击菜单栏上的“Simulate”按钮，然后选择“Configure”来设置仿真器类型、仿真时间等参数。
第六步: 运行仿真设置完成后，你可以点击菜单栏上的“Simulate”按钮，然后选择“Run”来运行仿真。
仿真过程会模拟电路的运行情况，并生成相应的结果。
总结通过这个简单的 Cadence 教程，你了解了如何下载安装Cadence 软件、创建新项目、添加电路元件、连接元件、设置仿真参数和运行仿真。
掌握了这些基本操作后，你可以进一步学习和探索 Cadence 的更多功能和高级技巧。
祝你在使用Cadence 中取得成功！。
Cadence使用说明
第 5 页 共 97 页
第 1 页 共 97 页
Cadence cdsSPICE 使用说明
i——在光标处插入正文； x——删除光标处的字符； :wq——存盘退出； 要记著一点，在插入态处，不能打入指令，必需先按〈Esc〉键，返回指令态。假若户不知 身处何态，也可以按〈Esc〉键，不管处于何态，都会返回指令态其它的一些命令请读者自己参 阅有关的书籍。
vi 使用了两种状态，一是指令态（Command Mode），另一是插入态（Insert Mode）。当 vi 处于指令态时，打入的内容会视作指令来解释；而当 vi 处于插入态时，就可以打入正文 （text）文件；大多数 vi 指令是单字符的。由插入态改变为指令态，按〈Esc〉键；而由 命令态转为插入态，则可以使用下面的插入令，直接打入，无需再按〈Return〉键。在 vi 的指令态下，用 h，j，k，l 键移动光标，具体如下： h——光标左移一个字符； j——光标向下一行； k——光标向上一行； l——光标右移一个字符； 以下是一些基本插入命令（须用到的）的用法：
图 1-2-5 Library Path Editor 窗口 三．Technology File 菜单
这个菜单中的最后一项 Edit Layers 可以使用在版图编辑中，用来修改原始图层的一 些属性。
第 4 页 共 97 页
Cadence cdsSPICE 使用说明
§1－3 编辑可进行 SPICE 模拟的单元文件
cadence使用方法
cadence使用方法一焊盘制作1. smt焊盘1）所有程序→cadence SPB15.7→PCB edit utilities→Pad designer;2) parameter选项中: type选single ，internal layer 选option，Unit 选毫米或mi l；3）layer 选项中设置焊盘：选Begin layer→regular pad 设置焊盘形状和大小；thermal relief 和anti pad 选NULL；4）取名SAVE as存盘。
2．通孔焊盘1）所有程序→cadence SPB15.7→PCB edit utilities→Pad designer;2) parameter选项中: type选through，internal layer 选option,Unit 选毫米或mi l；设置焊盘钻孔大小，焊盘字符（可不设）；3）layer 选项中设置焊盘：选Begin layer→regular pad 设置焊盘形状和大小；thermal relief 和anti pad 比焊盘大0.8或1mm，同样设置end layer(底层),soldermask_top、soldermask_bottom设置比焊盘大0.15mm，paste_top、paste_bottom设置成与焊盘一样大。
4）取名save as存盘。
二封装制作1.所有程序→cadence SPB15.7→pcb editor→Allegro PCB designe XL;2．File→new,弹出New Drawing对话框，输入文件名，在Drawing type中选Package symbol→OK;3．设置绘画尺寸：Setup→drawing size ，分别设置类型、单位、左下角座标、绘图区宽、高→OK；4. 设置栅格：setup grid,将所有层栅格设为0.0254或1mil→OK；5. Layout→pins ，Options中选connect,选定焊盘、设置重复放置形式;6. 重复放置所有焊盘；7．放置元件边界区，用于DRC检查（通常与元器件一样大，与其外形丝印一样大）：Add→Rectange,右边Option中选Package geometry和place bound_top,绘制边界(此项可以不做);8．添加零件外框（集成电路再增加1脚标识）：Add→line ,选package geometry和silkscreen_top选项，在line width文本框中输入线的粗度；同样方法在Assembly_top 层添加同样图形(可不用)；9．增加Ref Des层零件标号：Layout→Labels→Refdes,打开Option选项，选择Silkscreen_Top,单击1脚附近，输入标号如U*，D*，R*之类，同样方法在Assembly_top层添加同样图形；10.取名save as存盘。
Cadence使用
第二章 Cadence的原理图设计2.1Design Entry CIS软件概述Cadence软件系统有两套电路原理图的设计工具，一套是Design Entry HDL，另一套就是我们马上要开始学习的Design Entry CIS。
其中Design Entry HDL 是Cadence公司原本的原理图设计软件，可以用于芯片电路和板级电路的设计，其长处在于可以把芯片的电路原理图和板级电路原理图结合在一起，进行综合设计；而Design Entry CIS主要用于常规的板级电路设计2.2初识Design Entry CIS一．启动Design Entry CIS我们在电脑上点击“开始→所有程序→Cadence SPB 16.2→Design Entry CIS”，如下图所示：图2-1 启动Design Entry CIS这时将弹出如下对话框：图2-2 选择工作内容在这里我们选择“OrCAD Capture CIS”一项，点击“OK”按钮后，就实际启动了Design Entry CIS，出现如下界面：图2-3 OrCAD Capture CIS软件界面OrCAD Capture CIS软件也是以项目方式管理我们的设计文件的。
在OrCAD Capture CIS软件中，一个项目可以包含若干个设计，每个设计对应一个PCB板，所以一个项目通常对应一个由多块电路板构成的产品；而每个设计可以由若干张原理图构成。
STC系列单片机下载器该产品只包含一块电路板，只有一张原理图。
我们将首先要新建一个项目：在窗体上点击“File→New→Project”出现如下对话框：图2-4 新建项目在“Name”中输入项目名称，“Location”中输入项目文件的存放位置（最好给每一个项目建立一个文件夹，把项目中的所有文件都放入该文件夹），在“Create a New Project Using”栏目中，选择“Schematic”（因为我们要进行电路原理图的设计）。
cadence使用方法
cadence使用方法Cadence 是一种流行的电子设计自动化（EDA）工具，用于VLSI（Very Large Scale Integration）设计和仿真。
它由美国卡内基梅隆大学的Circuit Design Group开发，是IC设计工程师广泛使用的一种工具。
Cadence 提供了一整套的工具，包括电路设计、物理布局、封装设计以及信号完整性仿真等。
1.工程设置：在开始之前，你需要设置你的工程。
这包括指定设计库和工作目录。
你可以在Cadence的命令行界面输入"set"命令，设置Cadence工程的相关参数。
2.电路设计：在Cadence中，你可以使用Virtuoso Schematic Editor或者Silicon Ensemble Schematic Editor进行电路设计。
你可以从菜单中选择相应的元件，然后将它们拖放到画布上，并连接它们。
你还可以设置元件的参数和属性。
3.电路仿真：完成电路设计后，你可以使用Spectre或者HSPICE等仿真工具来验证你的设计。
你需要定义相应的仿真参数，如仿真器类型、仿真时间等。
Cadence还提供了仿真结果的分析和波形显示，以便你评估电路的性能和稳定性。
4.物理布局：5.物理验证：完成物理布局后，你需要进行物理验证，以确保设计的可制造性和可靠性。
Cadence提供了Innovus和Tempus等工具，用于进行电压引脚冲突检查、信号完整性分析和时序分析等。
这些工具可以帮助你发现潜在的物理问题，并提供相应的解决方案。
6.封装设计：在完成物理验证后，你需要设计封装。
Cadence提供了封装设计工具，如Allegro Package Designer。
你可以定义芯片的引脚布局和间距规则，并生成封装文件。
7.电路板设计：当你完成芯片设计后，你可能需要进行电路板设计。
Cadence提供了Allegro PCB Designer等工具，用于进行电路板布局和连线。
Cadence使用初步简介
Cadence使用初步简介在早期的ASIC 设计中电路图起着更为重要的作用作为流行的CAD软件Cadence 提供了一个优秀的电路图编辑工具Composer。
Composer不但界面友好操作方便而且功能非常强大电路图设计好后其功能是否正确性能是否优越必须通过电路模拟才能进行验证Cadence 同样提供了一个优秀的电路模拟软件Analog Artist由于Analog Artist 通过Cadence 与Hspice 的接口调用Hspice 对电路进行模拟。
但是我们的虚拟机中并没有安装Hspice软件，所以我们使用Cadence自带的仿真软件进行仿真。
本章将介绍电路图设计工具Composer 和电路模拟软件Analog Artist 的设置启动界面及使用方法简单的示例以及相关的辅助文件以便大家能对这两种工具有一个初步的理解。
一、Cadence平台的启动：①右击桌面，在弹出菜单中单击open Terminal②在弹出的终端中输入icfb&然后按回车启动Cadence③Cadence启动过程④Cadence启动完成后，关闭提示信息二、设计项目的建立①点击Tools—Library Manager…启动设计库管理软件②启动设计库管理软件③点击File—New--Library新建设计库文件④在弹出的菜单项中输入你的设计的库的名称，比如MyDesign，点击OK⑤选择关联的工艺库文件，我们选择关联已有的工艺库文件，点击OK⑥在弹出菜单中的Technology Library下拉菜单中选择我们需要的TSMC35mm 工艺库，然后点击OK。
⑦设计的项目库文件建立完成，然后我们在这个项目库的基础上建立其子项目。
点击选择mydesign,然后点击File-New-Cell View…⑧输入子项目的名称及子项目的类型，多种类型，目前课程设计中用到的主要是电路图编辑和版图编辑。
在设计版图之前我们假定先设计原理图：所以我们选择，然后点击OK。
Cadence使用
铺铜
一、先设置铺铜参数：
Shape->Global Dynamic Params...
1、Shape fill取缺省参数
2、Void controls:
Artwork format->Gerber 6x00
Create pin voids->in line
3、Clearance中输入网络间距：如25.00
4、Thermal relief connects中设定铺铜和同名网络的连接方式
二、Shape->Polygon/Rectangular/Circular，
然后在Options选择要铺铜的层（如Etch/Top），
Shape Fill 为Dynamic copper，
Assign net name 中指定铺铜要连接的网络（如GND），
三、铺铜完毕后，如果要删除死铜，
则：Shape->Delete Islands，
四、如果要挖掉部分铺铜，
则：Shape->Manul void->...
表层铺铜的Create Pin Voids
表层铺铜的Create Pin Voids
表层铺铜的时候，由于铺铜和pin的间距问题，在pin与pin之间经常会产生一些尖角，甚至由此产生problem。
一个一个修改boundary又很麻烦，其实在Allegro里面已经有办法避免这个问题了，就是在add shape之后的shape—parameters里面，Create Pin Voids选中In-Line，这样就可以避免上述问题啦。
（默认状态下试Individually）如下图所示。
cadence使用教程
p+ implant
Thin oxide
contact
Metal1
n+ implant poly
PMOS layout view
n-well
p+ implant
n+ implant
12
Start schematic
一. 建立 Schematc view：跟建立 layout view 方法一樣（請參考 Start Cadence 的第 五大點的第二小點），先點選要 LM 視窗預定的 library，再點選 LM 視窗的 File→New→Cell view，按 OK 之後，即可建立 Schematic View
1.數字應該是 4.4.5 2.若不是 4.4.5,代表使用到舊版 的 cadence 了,請從第一點重新 開始
CIW(command Interpreter window)
三.點選在 CIW 視窗的上面工具列 Tools→Library Manager， 會出現 LM 視窗 LM(Library Manager)
1. 桌面改為 1024*768*256 色 2. 執行 xwin 程式 3. Netterm telnet 140.116.164.112~141 (CIC 電腦教室) 4. e2486***@eesol08:~> who
e2486*** pts/2 Dec 28 11:43 (.tw) 5. e2486***@eesol08:~> setenv DISPLAY .tw:0.0 6. 完成上述五個步驟後，Start Cadence 的方法，請參閱使用手冊第六頁。
10
四.當在畫的途中，可以使用 on-line drc(DIVA)來檢查是否違反 design rule 1. 點選 Layout 視窗上面的指令 Verify→DRC 2. 出現 DRC 視窗
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Cadence使用
从现在开始，手把手教使用cadence。
这里以实现D触发器（上升沿触发）为例程。
这里用的库是TSMC_0.18UM_PDK，0.18的库。
从eetop下载的库。
此库只可用于学习用。
首先，下载TSMC_0.18UM_PDK到linux下并解压。
在用户目录下新建文件夹，这里我用的是lujun命名，然后将TSMC_0.18UM_PDK复制到lujun文件夹目录下。
目录文件如下所示：
目录里面的cds.lib是定义的library的文件。
打开cds.lib，在里面输入以下内容，以定义基本的库。
其中ic5141的目录根据自己安装的目录进行更改。
打开终端，进入到TSMC目录下，然后输入icfb&，打开cadence。
点Tools，选择library manager，进入到库管理界面。
然后就可以看到库了，这些库是在cds.lib里面定义的。
新建library。
输入库的名字，然后OK。
在选择第二个attach，关联库。
工艺库选择tsmc18rf。
就是我们要用的0.18的库。
这样就完成建立库了。
接下来，要建立库中的元件了。
D触发器，需要传输门和非门，这里我多用了与非门。
首先先建立非门：
选中刚刚建立的库，然后file->new->cell view。
然后输入以下右边内容，就建议一个非门元件了。
然后弹出画原理图的界面了。
接着就调用0.18库中的器件了，使用快捷键i，弹出界面，
选择browse，然后选择tsmc18rf库，再选择nmos3V_mis，再选择symbol，在回车。
件属性界面，改变宽长比，然后再连线，最终图如图：
接下来，就要放置电源和地，这里电源用的vdd。
Vdd和gnd在analogLib库中，用同样的方法将两个调用在原理图中。
接着按快捷键p，添加pin管教，添加in和out管教，注意in的方向选择input，out的方向
选择output。
最终图如下所示，记着要连接管子的衬底。
选择左边的第一个，check and save。
没有提示错误和警告，住界面显示保存。
这样，非门的原理图就创建成功了。
原理图创建后，接着要创建非门的symbol了，因为在原理图中，引用的是元件的sym bol。
选择design->create cellview->from cellview。
选择OK，在选择OK。
在创建symbol中，先删除自动生成的东西，然后画出下面图形，利用add->shape里面的各种形状进行绘制。
此操作比较简单，这里就不详细说明。
记着画完了要保存。
这样就真正完成了非门的原理图和symbol的创建了。
可以在库中，看到刚刚之前创建的非门的原理图和symbol。
接下来，就开始创建与非门和传输门，
首先是与非门，结构和symbol如下所示：
然后是传输门：
此时可看到我们库中多了与非门的传输门的元件了。
这样，D触发器的基本元件就创建好了。
接着就要创建D触发器的原理图和symbol了。
D触发器的原理图如下所示：
其中标号clk和~clk的，就表示相互之间的连线是连在一起的。
D触发器的symbol如右所示：
此时库目录如下：
原理图和symbol创建好后，接下来就是仿真了。
以仿真D触发器为例。
一般将仿真的元件和器件的元件分开，因此这里将DFFT复制为sim_DFFT，表示为仿真。
如下所示：
在sim_DFFT中新建原理图，内容如下。
用快捷键l对图中的线进行网络标号，以方便仿真看结果。
其中v1和v0是analogLib中的元件vpulse。
将v1和v0参数设置如下：
左边为v1，右边为v0。
接着开始仿真，选择tools中的analog environment。
启动仿真界面。
参数设置如下，仿真类型tran，时间为1u。
看D,clk,Q的信号。
这里的model library是设置好的，不用更改。
接着就开始仿真了，选择右边的netlist and run，就开始仿真了，
从波形图中，可看到是在时钟的上升沿将数据打入输出，证明我们所设计的电路图功能是正确的。