硬件工程师面试问答
硬件工程师面试问题大全
硬件工程师面试问题大全标题：硬件工程师面试问题大全作为一个硬件工程师，参加面试是提升自己职业发展的重要途径之一。
面试过程中，会涉及到各种各样的问题，旨在考察应聘者的技术能力、专业知识和解决问题的能力。
本文整理了一些常见的硬件工程师面试问题，供应聘者参考。
1. 请介绍一下你的工作经验和任职公司的项目。
在回答此类问题时，应聘者可以清晰明确地介绍自己的工作经历，并突出在项目中承担的职责和取得的成绩。
可以从项目的规模、使用的硬件技术和解决的问题等方面进行描述。
2. 请谈谈你在硬件设计方面的专业知识。
应聘者应重点介绍自己在硬件设计方面的专业知识，例如数字电路和模拟电路的基本原理、电子元器件的选型和特性、单片机和FPGA的应用等。
同时，还可以提到自己对硬件系统调试和故障排除的能力。
3. 你最自豪的硬件设计项目是什么？这个问题旨在考察应聘者的项目经验和自我认知。
应聘者可以谈论自己在过去的项目中，遇到的困难和挑战以及如何解决问题。
重点突出自己在项目中发挥的创造力和解决问题的能力。
4. 请说说你对系统可靠性有哪些理解和经验。
在回答此类问题时，应聘者可以从硬件设计角度出发，介绍如何确保系统的可靠性。
可以涉及到制定可靠性测试计划、使用可靠性工具（如MTBF分析、故障树分析等）、测试硬件兼容性和可靠性验证等方面的经验。
5. 在进行硬件设计时，你遇到的最大挑战是什么？如何解决的？这个问题旨在考察应聘者解决问题的能力和应对挑战的经验。
应聘者可以谈论自己在硬件设计过程中遇到的问题，并详细描述如何克服困难，找到解决方案。
可以提到项目中的技术困难、资源限制、时间压力等。
6. 在硬件设计中，如何保证设计的可维护性和可扩展性？这个问题考察应聘者对软硬件接口设计的能力和对系统架构的理解。
应聘者可以谈论自己在项目中如何设计接口，使得硬件和软件之间的通信稳定且方便维护；同时，也可以涉及到如何考虑到未来的可扩展性，以适应系统的后续升级和扩展。
硬件测试工程师面试题及答案
硬件测试工程师面试题及答案1.介绍一下你在硬件测试领域的经验和专业背景。
答：我持有电子工程学士学位，并在过去五年内一直从事硬件测试工程师的工作。
我在公司X负责测试嵌入式系统和电路板，确保其符合规格和质量标准。
我参与了多个项目，例如Y项目，通过编写自动化测试脚本提高了测试效率，减少了错误率。
2.请描述一下你如何规划硬件测试的流程。
答：我首先会仔细研究硬件规格和设计文档，制定测试计划。
然后，根据测试计划编写详细的测试用例，包括正常和异常情况。
我善于使用自动化测试工具，确保测试的全面性和一致性。
最后，我会进行系统集成测试，确保硬件与其他组件协同工作。
3.你在硬件故障排除方面有何经验？答：我有丰富的硬件故障排除经验。
在项目Z中，我们面临一个电源管理问题，通过使用示波器和逻辑分析仪等仪器进行详细分析，最终定位并解决了问题。
这经验加深了我对硬件故障排除的理解。
4.你如何评估硬件测试的风险，并采取什么措施来降低风险？答：在测试计划的初期阶段，我会进行风险评估，识别潜在的问题。
我会优先测试高风险区域，并确保测试用例充分覆盖可能的故障情况。
此外，我会与开发团队密切合作，及时了解设计变更，并相应地调整测试策略。
5.谈谈你在性能测试方面的经验。
答：我曾参与过一个项目，需要对嵌入式系统的性能进行评估。
我通过利用性能测试工具模拟不同负载条件，分析系统响应时间、吞吐量和资源利用率。
这帮助我们在产品发布前解决了潜在的性能瓶颈问题。
6.如何确保测试结果的可重复性和一致性？答：我在测试中使用自动化测试框架，确保测试用例能够在相同环境下反复执行。
此外，我会定期检查测试环境的配置，确保与测试用例中的要求一致。
对于手动测试，我会详细记录测试步骤和环境配置，以确保可重复性。
7.在硬件测试中，你如何处理测试过程中发现的缺陷？答：我会使用缺陷跟踪工具记录每个缺陷的详细信息，包括复现步骤、环境和严重程度。
同时，我会与开发团队紧密合作，提供准确的信息，以便他们更好地理解和解决问题。
功率硬件工程师面试题及答案
功率硬件工程师面试题及答案1.请介绍一下您的功率硬件工程师背景及经验。
答：我持有电气工程硕士学位，有超过8年的功率硬件设计经验。
我曾在ABC公司领导设计团队，成功开发出一款高效能源转换产品，提高了整体系统效率。
2.如何设计具有高效能源转换的功率电路？答：我会从分析负载需求、选择合适的拓扑结构、优化元器件的选型和调整控制策略等方面入手。
举例来说，我在上一职位中设计了一款开关电源，通过在关键区域使用高效能元器件和优化控制算法，实现了高效转换。
3.如何处理功率电路中的EMI/EMC问题？答：我会采用滤波器、屏蔽罩、合适的布线和地线布局等手段，确保系统符合相关的EMI/EMC标准。
在之前的项目中，我成功减小了电源的辐射噪声，通过滤波器和合理的布线减少了传导噪声。
4.请解释什么是电流环路和电压环路？在功率设计中如何考虑这两者？答：电流环路是电源提供给负载的路径，而电压环路则是电源和负载之间的电势路径。
在功率设计中，我会确保电流和电压环路的稳定性，通过合理设计PCB布线，降低电阻和电感，以减小功率损耗。
5.如何选择适当的功率半导体器件？答：选择功率半导体器件时，我会考虑功率需求、频率、效率和成本等因素。
在之前的项目中，我成功选用了一款高效的MOSFET，通过电流和电压的特性匹配，提高了整个系统的效率。
6.请描述您在设计电源管理电路时的经验。
答：我曾负责设计一款多通道电源管理电路，以满足系统各部分的不同功率需求。
通过合理的模块划分和智能功率调节，我成功提升了系统的稳定性和效率。
7.在功率设计中，如何解决过温和过流保护问题？答：我会使用热敏电阻、过流保护芯片等器件，通过实时监测温度和电流，实现过温和过流的精确保护。
在之前的项目中，我设计了一套保护机制，确保系统在极端条件下能够安全运行。
8.请谈谈您在电源转换效率提升方面的经验。
答：我在之前的项目中通过优化控制算法、选择高效元器件和降低开关损耗等手段，成功提高了电源转换效率。
硬件工程专业面试题目(3篇)
第1篇一、基础知识1. 请简要介绍电子电路的基本组成和功能。
2. 什么是基尔霍夫定律？请分别说明基尔霍夫电流定律和基尔霍夫电压定律。
3. 什么是晶体管？请列举晶体管的三种主要类型及其特点。
4. 请解释什么是放大电路？放大电路的主要参数有哪些？5. 什么是反馈电路？请列举反馈电路的几种类型及其应用。
6. 什么是频率响应？如何判断一个放大电路的稳定性？7. 什么是差分放大电路？为什么差分放大电路在模拟电路中应用广泛？8. 请解释什么是PCB（印刷电路板）？PCB设计过程中需要注意哪些问题？9. 什么是EMC（电磁兼容性）？为什么硬件工程师需要关注EMC？10. 请列举几种常见的无源元件及其符号和功能。
二、电路设计与分析1. 请设计一个简单的放大电路，并分析其性能参数。
2. 请设计一个稳压电路，并说明其工作原理和适用场景。
3. 请设计一个滤波电路，并分析其滤波效果。
4. 请设计一个开关电源，并说明其工作原理和主要参数。
5. 请设计一个PWM（脉冲宽度调制）电路，并分析其控制原理。
6. 请设计一个通信接口电路，并说明其工作原理和协议。
7. 请设计一个传感器电路，并分析其信号处理方法。
8. 请设计一个电源管理电路，并说明其功能。
三、数字电路与系统1. 请解释什么是数字电路？数字电路与模拟电路的主要区别是什么？2. 什么是逻辑门？请列举常见的逻辑门及其功能。
3. 什么是触发器？请列举几种常见的触发器及其功能。
4. 什么是时序电路？请列举几种常见的时序电路及其功能。
5. 什么是组合电路？请列举几种常见的组合电路及其功能。
6. 什么是微处理器？请列举微处理器的主要功能。
7. 什么是总线？请列举总线的主要类型及其特点。
8. 什么是嵌入式系统？请列举嵌入式系统的主要特点。
四、硬件描述语言与FPGA1. 什么是硬件描述语言（HDL）？请列举几种常见的HDL及其特点。
2. 什么是FPGA（现场可编程门阵列）？FPGA的主要特点是什么？3. 请用Verilog或VHDL设计一个简单的数字电路，并说明其工作原理。
硬件工程师面试题集(含答案)
硬件工程师面试题集（含答案）一、选择题1. 以下哪个不是微处理器的组成部分？A. 寄存器B. 控制单元C. 内存单元D. 输入/输出接口答案：C2. 在数字电路中，以下哪个逻辑门不能实现？A. 与门B. 或门C. 非门D. 异或门答案：D3. 以下哪个是存储器容量最小的类型？A. ROMB. RAMC. EEPROMD. FLASH答案：A4. 以下哪个不是时序逻辑电路？A. 触发器B. 计数器C. 寄存器D. 加法器答案：D5. 以下哪个信号表示数据传输结束？A. 同步信号B. 异步信号C. 握手信号D. 结束信号答案：D二、填空题1. 微处理器的字长一般是指其_____。
答案：数据位2. 常用的时序逻辑电路有____、____和____。
答案：触发器、计数器、寄存器3. 在数字电路中，逻辑1用____表示，逻辑0用____表示。
答案：高电平、低电平4. 存储器按照访问方式可分为____和____。
答案：随机存储器、只读存储器5. 微处理器与其他芯片之间通过____进行数据传输。
答案：总线三、判断题1. 微处理器的性能直接影响计算机的性能。
（√）2. 并行电路的传输速度比串行电路快。
（√）3. 所有存储器都具有读写功能。
（×）4. 微处理器的时钟频率越高，其处理速度越快。
（√）5. 数字电路不需要电源。
（×）四、简答题1. 请简述微处理器的组成。
答案：微处理器由运算单元、控制单元、寄存器、输入/输出接口等组成。
2. 请解释什么是总线。
答案：总线是计算机各种功能芯片之间进行数据传输的通道。
3. 请简述触发器的作用。
答案：触发器是一种时序逻辑电路，用于存储和控制信号的状态。
4. 请解释什么是字长。
答案：字长是指微处理器一次能处理的二进制位数，通常字长越大，处理能力越强。
5. 请简述数字电路的特点。
答案：数字电路是一种以数字信号为基础，通过逻辑门、触发器等元件实现数字信号处理和控制的电路。
20道锐明技术硬件工程师岗位常见面试问题含HR常问问题考察点及参考回答
锐明技术硬件工程师岗位面试真题及解析含专业类面试问题和高频面试问题，共计20道一、请简单自我介绍一下，包括教育背景、工作经历和技能特长。
面试问题：请简单自我介绍一下，包括教育背景、工作经历和技能特长。
考察点：1. 语言表达能力：应聘者能否清晰、流畅地介绍自己，展示其语言组织能力。
2. 自我认知能力：应聘者对自身教育背景、工作经历和技能特长的认识，以及如何将这些信息有效地传达给面试官。
3. 诚实守信原则：应聘者是否真实描述自己的经历，体现其诚信品质。
面试参考回答话术：尊敬的面试官，您好！非常感谢您给我这个机会来介绍自己。
我叫（姓名），毕业于（学校名称），专业是（专业名称）。
在校期间，我努力学习专业知识，取得了良好的成绩，同时也积极参加各类社团活动，锻炼了我的团队协作和沟通能力。
毕业后，我加入了（公司名称）担任（职位名称）一职，开始了我的职业生涯。
在这段时间里，我在工作中积累了丰富的硬件工程经验，例如（具体项目或任务），并且在这些项目中不断提升自己的技能。
此外，我还主动参加了公司组织的培训课程，学习了（新技术或知识），使我在硬件工程方面有了更深入的了解。
我的技能特长包括：首先，我具备扎实的电子电路基础知识，能够分析和解决硬件方面的问题；其次，我熟练掌握各种硬件设计软件，如（软件名称），能够进行原理图设计和 PCB layout；非常后，我有较强的动手能力，能够独立完成硬件的调试和测试。
总之，我相信我的教育背景、工作经历和技能特长使我具备了胜任锐明技术公司硬件工程师岗位的能力。
如果有机会加入贵公司，我会尽自己非常大的努力为公司的发展做出贡献。
再次感谢您给我这个机会，期待能够成为锐明技术公司的一员。
二、您觉得成为一名优秀的硬件工程师需要具备哪些基本素质和技能？面试问题：您觉得成为一名优秀的硬件工程师需要具备哪些基本素质和技能？考察点：1. 对硬件工程的理解：这个问题可以了解应聘者对硬件工程师这个岗位的理解程度，包括职责、技能要求等方面。
硬件工程师面试题及答案(全)
硬件工程师面试题及答案1.你能介绍一下你之前所做过的硬件项目吗？你在这个项目中负责了哪些任务？答：可以举例一个之前做过的硬件项目。
在这个项目中，我负责了硬件设计、原理图设计、PCB布局设计、硬件测试、问题分析和解决等任务。
2.你对硬件设计的流程和标准了解吗？答：了解。
硬件设计的流程通常包括需求分析、概念设计、详细设计、实现、测试和验证等阶段。
同时，硬件设计的标准包括电气标准、机械标准、安全标准等，需要根据不同的项目和产品进行相应的选择和应用。
3.你使用过哪些EDA工具？你对这些工具的使用熟练程度如何？答：我使用过多个EDA工具，包括Altium Designer、OrCAD、PADS等。
在这些工具中，我最熟悉的是Altium Designer，熟练掌握了原理图设计、PCB布局设计、制版输出等功能。
4.你如何保证硬件的可靠性和稳定性？答：在硬件设计中，我会尽可能使用成熟、可靠的电子元器件和电路方案，确保硬件的可靠性和稳定性。
同时，我也会进行各种测试和验证，例如环境测试、可靠性测试、EMC测试等，以验证硬件的稳定性和可靠性。
5.你对EMC的认识和了解如何？答：EMC是指电磁兼容性，是指设备和系统在电磁环境中的电磁耐受能力。
在硬件设计中，需要考虑EMC的问题，避免设备和系统受到电磁干扰或对周围环境造成干扰。
因此，我通常会在硬件设计中采用一些措施，例如屏蔽设计、接地设计、滤波设计等，以提高设备和系统的EMC能力。
6.你对安全标准和认证了解如何？答：在硬件设计中，需要考虑安全标准和认证，例如CE认证、UL认证等。
这些标准和认证通常包括机械、电气、环境等多个方面的要求，需要严格遵守和实施。
在硬件设计中，我会了解和掌握相应的标准和认证要求，确保硬件设计符合相应的标准和认证要求。
7.你在硬件测试中，如何排查故障？答：在硬件测试中，我会先根据测试结果和测试数据进行分析和评估，确定问题的大致方向。
然后，我会通过分析原理图、PCB布局图、元器件手册等，逐步缩小故障范围，并进行相应的测试和验证。
硬件工程师面试题集(含答案,很全).
硬件工程师面试题集（DSP，嵌入式系统，电子线路，通讯，微电子，半导体）1、下面是一些基本的数字电路知识问题，请简要回答之。
(1) 什么是Setup和Hold 时间？答：Setup/Hold Time 用于测试芯片对输入信号和时钟信号之间的时间要求。
建立时间(Setup Time)是指触发器的时钟信号上升沿到来以前，数据能够保持稳定不变的时间。
输入数据信号应提前时钟上升沿(如上升沿有效)T 时间到达芯片，这个T就是建立时间通常所说的SetupTime。
如不满足Setup Time，这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿到来时，数据才能被打入触发器。
保持时间(Hold Time)是指触发器的时钟信号上升沿到来以后，数据保持稳定不变的时间。
如果Hold Time 不够，数据同样不能被打入触发器。
(2) 什么是竞争与冒险现象？怎样判断？如何消除？答：在组合逻辑电路中，由于门电路的输入信号经过的通路不尽相同，所产生的延时也就会不同，从而导致到达该门的时间不一致，我们把这种现象叫做竞争。
由于竞争而在电路输出端可能产生尖峰脉冲或毛刺的现象叫冒险。
如果布尔式中有相反的信号则可能产生竞争和冒险现象。
解决方法：一是添加布尔式的消去项，二是在芯片外部加电容。
(3) 请画出用D 触发器实现2 倍分频的逻辑电路答：把D 触发器的输出端加非门接到D 端即可，如下图所示：(4) 什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？答：线与逻辑是两个或多个输出信号相连可以实现与的功能。
在硬件上，要用OC 门来实现(漏极或者集电极开路)，为了防止因灌电流过大而烧坏OC 门,应在OC 门输出端接一上拉电阻(线或则是下拉电阻)。
(5) 什么是同步逻辑和异步逻辑？同步电路与异步电路有何区别？答：同步逻辑是时钟之间有固定的因果关系。
异步逻辑是各时钟之间没有固定的因果关系.电路设计可分类为同步电路设计和异步电路设计。
硬件开发工程师面试专业问题
硬件开发工程师面试专业问题1.请介绍一下您在硬件开发方面的经验，以及您在之前的项目中担任的角色。
答：在过去的五年中，我一直从事硬件开发工程师的工作，负责项目的整体硬件设计与实施。
最近的项目中，我作为主要硬件设计师，成功设计并实施了一款嵌入式系统，该系统应用于工业自动化领域。
我的职责包括电路设计、原型制作、性能优化以及与团队其他成员的协作。
2.在硬件设计中，您是如何平衡性能和成本的？请提供一个具体的案例。
答：在一次项目中，我们面临性能要求较高的挑战，但预算有限。
我采用了先进的芯片级优化技术，通过精细调整电源分配和时序，最终在不牺牲性能的情况下有效地控制了成本。
这种平衡使得我们的产品在市场上更具竞争力。
3.请描述一次您在硬件故障排除方面的成功经验。
答：在上一份工作中，我们的产品出现了在特定温度条件下出现的周期性故障。
通过深入的根本原因分析，我发现问题源于某个元件的热漂移。
我重新设计了该元件的散热方案，并采用了更可靠的材料，成功解决了这一故障。
4.您在多层板设计中的经验是什么？如何确保设计的稳定性和可靠性？答：我在多层板设计中有丰富的经验，最近的项目中，我们的产品要求在高振动环境下运行。
为确保设计的稳定性，我采用了层间填充材料以增加刚度，并采用细致的布线方式以减小信号串扰。
通过这些措施，我们成功实现了产品在恶劣环境下的可靠运行。
5.在硬件开发中，您是如何处理紧急情况和项目进度压力的？答：在项目中，我经常面临紧急情况和进度压力。
我采用了有效的项目管理技巧，制定了详细的计划，并设定了紧急情况的优先级。
同时，我与团队成员密切协作，确保每个人都清楚任务目标。
在一次紧急情况下，我成功协调了团队，提前完成了关键任务，确保项目按时交付。
6.请详细描述您在EMI/EMC设计方面的经验。
答：我在多个项目中负责过EMI/EMC设计工作。
在最近的项目中，我们的产品需要符合严格的电磁兼容性标准。
我采用了差模传导和共模传导的抑制技术，通过合理的地线设计和电源滤波，最终确保了产品在各种工作条件下的电磁兼容性。
硬件工程师笔试面试题及答案(fpga相关)
硬件工程师笔试面试题及答案(fpga相关)硬件工程师笔试面试题及答案（FPGA相关）1. 请解释什么是FPGA，并简述其工作原理。
答案：FPGA（Field-Programmable Gate Array，现场可编程门阵列）是一种可以通过编程来配置的集成电路。
它由可编程逻辑块、可编程互连和I/O块组成，用户可以通过编程来定义这些逻辑块和互连的连接方式，从而实现特定的硬件逻辑功能。
2. FPGA与ASIC的主要区别是什么？答案：FPGA与ASIC的主要区别在于：- FPGA是可编程的，用户可以根据自己的需求来配置其逻辑功能，而ASIC（Application-Specific Integrated Circuit，专用集成电路）是为特定应用定制的，一旦制造完成就无法更改。
- FPGA的开发周期较短，适合快速原型开发和产品迭代，ASIC的开发周期较长，但一旦量产，成本较低。
- FPGA的功耗通常高于ASIC，因为ASIC可以针对特定应用进行优化。
3. 描述FPGA设计流程的基本步骤。
答案：FPGA设计流程的基本步骤包括：- 需求分析：确定设计目标和性能要求。
- 逻辑设计：使用硬件描述语言（如VHDL或Verilog）编写设计代码。
- 综合：将设计代码转换为FPGA可以理解的逻辑网表。
- 布局布线：将逻辑网表映射到FPGA芯片的物理资源上，并进行布线。
- 仿真：通过软件模拟来验证设计的正确性。
- 编程下载：将设计文件下载到FPGA芯片中进行测试。
- 调试：根据测试结果对设计进行调整和优化。
4. 在FPGA设计中，如何优化时序性能？答案：在FPGA设计中，优化时序性能可以通过以下方法：- 使用流水线技术来减少关键路径的延迟。
- 优化逻辑设计，减少逻辑深度。
- 使用快速的触发器和低延迟的逻辑门。
- 适当地使用时钟树和时钟管理技术。
- 进行时序约束和时序分析，确保时序要求得到满足。
5. 请列举FPGA设计中常见的测试方法。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
模拟电路1、基尔霍夫定理的内容是什么？基尔霍夫定律包括电流定律和电压定律电流定律：在集总电路中，任何时刻，对任一节点，所有流出节点的支路电流的代数和恒等于零。
电压定律：在集总电路中，任何时刻，沿任一回路，所有支路电压的代数和恒等于零。
2、描述反馈电路的概念，列举他们的应用。
反馈，就是在电子系统中，把输出回路中的电量输入到输入回路中去。
反馈的类型有：电压串联负反馈、电流串联负反馈、电压并联负反馈、电流并联负反馈。
负反馈的优点：降低放大器的增益灵敏度，改变输入电阻和输出电阻，改善放大器的线性和非线性失真，有效地扩展放大器的通频带，自动调节作用。
电压负反馈的特点：电路的输出电压趋向于维持恒定。
电流负反馈的特点：电路的输出电流趋向于维持恒定。
3、有源滤波器和无源滤波器的区别无源滤波器：这种电路主要有无源元件R、L和C组成有源滤波器：集成运放和R、C组成，具有不用电感、体积小、重量轻等优点。
集成运放的开环电压增益和输入阻抗均很高，输出电阻小，构成有源滤波电路后还具有一定的电压放大和缓冲作用。
但集成运放带宽有限，所以目前的有源滤波电路的工作频率难以做得很高。
数字电路1、同步电路和异步电路的区别是什么？同步电路：存储电路中所有触发器的时钟输入端都接同一个时钟脉冲源，因而所有触发器的状态的变化都与所加的时钟脉冲信号同步。
异步电路：电路没有统一的时钟，有些触发器的时钟输入端与时钟脉冲源相连，这有这些触发器的状态变化与时钟脉冲同步，而其他的触发器的状态变化不与时钟脉冲同步。
2、什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？将两个门电路的输出端并联以实现与逻辑的功能成为线与。
在硬件上，要用OC门来实现，同时在输出端口加一个上拉电阻。
由于不用OC门可能使灌电流过大，而烧坏逻辑门。
3、解释setup和 hold time violation，画图说明，并说明解决办法。
（威盛VIA2003.11.06上海笔试试题）Setup/hold time是测试芯片对输入信号和时钟信号之间的时间要求。
建立时间是指触发器的时钟信号上升沿到来以前，数据稳定不变的时间。
输入信号应提前时钟上升沿（如上升沿有效）T时间到达芯片，这个T就是建立时间-Setup time.如不满足setup time,这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿，数据才能被打入触发器。
保持时间是指触发器的时钟信号上升沿到来以后，数据稳定不变的时间。
如果hold time不够，数据同样不能被打入触发器。
建立时间(Setup Time)和保持时间（Hold time）。
建立时间是指在时钟边沿前，数据信号需要保持不变的时间。
保持时间是指时钟跳变边沿后数据信号需要保持不变的时间。
如果数据信号在时钟沿触发前后持续的时间均超过建立和保持时间，那么超过量就分别被称为建立时间裕量和保持时间裕量。
4、什么是竞争与冒险现象？怎样判断？如何消除？（汉王笔试）在组合逻辑中，由于门的输入信号通路中经过了不同的延时，导致到达该门的时间不一致叫竞争。
产生毛刺叫冒险。
如果布尔式中有相反的信号则可能产生竞争和冒险现象。
解决方法：一是添加布尔式的消去项，二是在芯片外部加电容。
5、名词：SRAM、SSRAM、 SDRAMSRAM：静态RAMDRAM：动态RAMSSRAM：Synchronous Static Random Access Memory同步静态随机访问存储器。
它的一种类型的SRAM。
SSRAM的所有访问都在时钟的上升/下降沿启动。
地址、数据输入和其它控制信号均于时钟信号相关。
这一点与异步SRAM不同，异步SRAM的访问独立于时钟，数据输入和输出都由地址的变化控制。
SDRAM：Synchronous DRAM同步动态随机存储器6、FPGA和ASIC的概念，他们的区别。
（未知）答案：FPGA是可编程ASIC。
ASIC: 专用集成电路，它是面向专门用途的电路，专门为一个用户设计和制造的。
根据一个用户的特定要求，能以低研制成本，短、交货周期供货的全定制，半定制集成电路。
与门阵列等其它ASIC(Application Specific IC)相比，它们又具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等优点。
7、什么叫做 OTP片、掩膜片，两者的区别何在？OTP means one time program，一次性编程MTP means multi time program，多次性编程OTP（One Time Program）是MCU的一种存储器类型MCU按其存储器类型可分为MASK(掩模)ROM、OTP(一次性可编程)ROM、FLASHROM 等类型。
MASKROM的MCU价格便宜，但程序在出厂时已经固化，适合程序固定不变的应用场合；FALSHROM的MCU程序可以反复擦写，灵活性很强，但价格较高，适合对价格不敏感的应用场合或做开发用途；OTP ROM的MCU价格介于前两者之间，同时又拥有一次性可编程能力，适合既要求一定灵活性，又要求低成本的应用场合，尤其是功能不断翻新、需要迅速量产的电子产品。
8、单片机上电后没有运转，首先要检查什么？首先应该确认电源电压是否正常。
用电压表测量接地引脚跟电源引脚之间的电压，看是否是电源电压，例如常用的5V。
接下来就是检查复位引脚电压是否正常。
分别测量按下复位按钮和放开复位按钮的电压值，看是否正确。
然后再检查晶振是否起振了，一般用示波器来看晶振引脚的波形，注意应该使用示波器探头的“X10”档。
另一个办法是测量复位状态下的IO口电平，按住复位键不放，然后测量IO口（没接外部上拉的P0口除外）的电压，看是否是高电平，如果不是高电平，则多半是因为晶振没有起振。
另外还要注意的地方是，如果使用片内ROM的话（大部分情况下如此，现在已经很少有用外部扩ROM的了），一定要将EA引脚拉高，否则会出现程序乱跑的情况。
有时用仿真器可以，而烧入片子不行，往往是因为EA引脚没拉高的缘故（当然，晶振没起振也是原因只一）。
经过上面几点的检查，一般即可排除故障了。
如果系统不稳定的话，有时是因为电源滤波不好导致的。
在单片机的电源引脚跟地引脚之间接上一个0.1uF的电容会有所改善。
如果电源没有滤波电容的话，则需要再接一个更大滤波电容，例如 220uF的。
遇到系统不稳定时，就可以并上电容试试（越靠近芯片越好）。
PCB：1、电阻电容的封装形式如何选择，有没有什么原则？比如，同样是 104 的电容有 0603、0805 的封装，同样是 10uF 电容有 3216、0805、3528 等封装形式，选择哪种封装形式比较合适呢？2、有时候两个芯片的引脚(如芯片A 的引脚 1,芯片B 的引脚 2)可以直接相连，有时候引脚之间(如A-1 和 B-2)之间却要加上一片电阻，如 22欧，请问这是为什么？这个电阻有什么作用？电阻阻值如何选择？3、藕合电容如何布置？有什么原则？是不是每个电源引脚布置一片 0.1μF？有时候看到 0.1μF 和 10μF 联合起来使用，为什么？4、所谓 5V TTL 器件、5V CMOS 器件是指什么含义？是不是说该器件电源接上5V，其引脚输出或输入电平就是 5V TTL 或者 5v CMOS？[答]：1、电阻电容的封装与元件的规格有关，简而言之，对于电阻，封装与阻值（容值）和功率有关，功率越大，封装尺寸越大；对于电容，封装与容值和耐压有关，容值和耐压越高，封装尺寸越大。
经验之谈，0603 封装的电容，容值最大为 225（2.2μF），10μF 的电容，应该没有 0805 的封装，而 3216，3528 的封装与耐压和材料有关，建议你根据具体元件参考相应的 Datasheet。
2、在芯片的引脚连线之间串入电阻，多见于信号传输上，电阻的作用是防止串扰，提高传输成功率，有时也用来作为防止浪涌电流。
电阻值一般较小，低于 100 欧姆。
3、藕合电容应尽可能靠近电源引脚。
耦合电容在电源和地之间的有两个作用：一方面是蓄能电容，避免由于电流的突变而使电压下降，相当于滤纹波，故又称为去藕。
另一方面旁路掉该器件的高频噪声，故又称为旁路。
数字电路中典型的去耦电容值是 0.1μF。
这个电容的分布电感的典型值是 5μH。
0.1μF 的去耦电容有 5μH 的分布电感，它的并行共振频率大约在 7MHz 左右，也就是说，对于 10MHz 以下的噪声有较好的去耦效果，对 40MHz 以上的噪声几乎不起作用。
0.1μF、10μF 的电容并联使用，共振频率在 20MHz 以上，去除高频噪声的效果要好一些，较好的兼顾了去藕和旁路。
经验上，每 10 片左右 IC 要加一片 1个耦合电容，可选 1μF 左右。
最好不用铝电解电容，电解电容是两层薄膜卷起来的，这种卷起来的结构在高频时表现为电感。
要使用钽电容或聚碳酸酯电容。
去耦电容的选用，可按 C="1"/F， 10MHz 取 0.1μF，100MHz 取 0.01μF。
4、泛泛地讲，5V TTL 器件和 5V CMOS 器件统称为 5V 器件，可以讲该器件电源接上 5V，其引脚输出或输入电平就是 5V TTL 或者 5V CMOS。
但 TTL 和 CMOS 器件由于材料的不同，导致其驱动能力、功耗、上升时间、开关速度等参数迥异，分别适用不同的场合。
[问]：1、我是刚学习单片机系统设计的，感觉有很多地方都是按经验值来选择电阻电容的。
比如，去藕电容一般是 0.1μF，上下拉电阻一般是 4.7K--10K，晶振起振电路电容好像一般为 22pF；还有，电阻的封装选择说是要按功率来说，可是怎么计算具体需要多大功率的电阻呢?我看很多设计中好像就是经验，大多使用0805 或者 0603，电容好像也差不多，耐压电压稍微选大点应该就没问题？2、USB插座电路，有一个电容：0.01μF/2KV，有这么高的耐压电压电容吗？为什么在这里需要使用这么高的耐压电容？3、何谓扇入、扇出、扇入系数及扇出系数？[答]：1、关于电容的选择，与频率关系较为密切。
以晶振的匹配电容为例，主要用来匹配晶体和振荡电路使电路易于启振并处于合理的激励态下，对频率也有一定的“微调”作用，若频率为 11.0592MHz，则该电容取30pF；当频率为22.0184MHz，则取 22pF。
另外，上拉电阻一般取值是4.7--10K，而下拉电阻一般取值是 10K--100K。
至于电阻的额定功率的选择，一般取 0.25W 或 0.125W，此时封装多为 0805 或者 0603；但若用于电流检测或限流作用时，需取 0.5W--3W，封装尺寸肯定大了，3216，3528 都有可能。