载波同步技术的FPGA设计与实现
OFDM系统符号同步的FPGA设计与实现
OFDM系统符号同步的FPGA设计与实现OFDM（Orthogonal Frequency Division Multiplexing）系统是一种常用的多载波调制技术，适用于高速数据传输和抗多径衰落的无线通信系统。
在OFDM系统中，符号同步是一项必要的关键技术，它能够将接收到的信号进行精确的时间对齐，以便进行正确定时、解调和解调的后续处理。
FPGA（Field Programmable Gate Array）是一种可编程逻辑器件，广泛应用于数字信号处理、通信、图像处理等领域。
利用FPGA对OFDM系统符号同步进行设计和实现能够提高系统性能，加快实时处理速度，降低功耗。
在OFDM系统中，符号同步的主要任务是估计接收到的OFDM符号开始的时间点，以便对其进行精确的采样和解调。
常用的符号同步方法有基于导频序列的方法和基于自相关函数的方法。
下面将介绍一种基于自相关函数的OFDM符号同步FPGA设计与实现。
首先，需要在FPGA中实现自相关函数的计算。
自相关函数计算的是接收到的信号与自身的延时版本之间的相似度。
可以通过乘法和加法操作来实现自相关函数的计算。
在FPGA中，可以使用乘法器和累加器来完成这些操作，以提高运算速度和效率。
其次，需要设计并实现一个符号同步算法，该算法可以通过计算自相关函数的峰值位置来估计OFDM符号开始的时间点。
常用的算法有互相关法、峰值检测法等。
选择合适的算法需要根据实际应用场景和系统需求进行优化。
接下来，需要设计和实现FPGA中的时钟同步电路。
由于OFDM系统对时钟精度要求较高，时钟同步电路可以通过PLL（Phase-Locked Loop）等方式实现，提供稳定的时钟信号给FPGA系统。
最后，需要进行仿真和验证。
通过在FPGA中对设计的符号同步模块进行仿真和验证，可以检查和调优设计的正确性和性能。
可以使用FPGA 开发套件提供的工具来完成仿真和验证工作。
在进行OFDM系统符号同步的FPGA设计与实现时1.时间与资源约束：考虑到OFDM系统的高速性和实时性要求，需要优化设计以满足时间和资源约束。
同步载波实验报告
一、实验目的1. 理解同步载波在通信系统中的作用和重要性。
2. 掌握同步载波同步原理和实现方法。
3. 通过实验验证同步载波同步方法的有效性和可行性。
二、实验原理1. 同步载波的定义：同步载波是指接收端与发射端的载波相位保持一致，从而实现信号的正确接收和解调。
2. 同步载波同步原理：同步载波同步是通过调整接收端载波与发射端载波的相位差，使两者保持一致，从而实现信号的正确接收。
3. 同步载波同步方法：主要有插入导频法、相位锁定环法、频率锁定环法等。
三、实验设备与仪器1. 发射端：正弦波发生器、调制器、放大器、天线；2. 接收端：低通滤波器、解调器、示波器、频谱分析仪；3. 实验平台：通信实验箱、计算机。
四、实验步骤1. 设置发射端参数：正弦波发生器输出载波信号，频率为10MHz，幅度为1V。
2. 设置接收端参数：低通滤波器截止频率为10MHz，解调器为相干解调器。
3. 插入导频法同步载波实验：（1）将正弦波发生器输出信号作为导频信号，通过放大器放大后，与发射端载波信号叠加，形成导频信号。
（2）将导频信号传输到接收端，经过低通滤波器、解调器后，得到同步载波信号。
（3）使用示波器观察接收端同步载波信号的波形，并与发射端载波信号进行比较，验证同步效果。
4. 相位锁定环法同步载波实验：（1）将发射端载波信号作为相位参考信号，通过解调器解调后，得到相位信号。
（2）将相位信号与接收端载波信号进行比较，通过相位锁定环调整接收端载波相位，使其与发射端载波相位保持一致。
（3）使用示波器观察接收端同步载波信号的波形，并与发射端载波信号进行比较，验证同步效果。
5. 频率锁定环法同步载波实验：（1）将发射端载波信号作为频率参考信号，通过解调器解调后，得到频率信号。
（2）将频率信号与接收端载波信号进行比较，通过频率锁定环调整接收端载波频率，使其与发射端载波频率保持一致。
（3）使用示波器观察接收端同步载波信号的波形，并与发射端载波信号进行比较，验证同步效果。
电力线载波通信定时同步算法及其FPGA实现
确的定时同步。
关键词 ： 电力线载波通信 ； 交频分复用 ； 正 帧同步； 符号定时 同步 ； 现场可编程 门阵列 中图分类号 ： Ｐ ９ ． Ｔ ３ １９ 文献标志码 ： Ａ
Ｐｏ ｒ ｌｎ ａ ｒｅ ｏ ｍ ｕ ｃ ｔｏ ｉ ｉ ｙ ｃ ０ ｚ ｔ０ ｎ ｗｅ ｉ ｅ ｃ ｒ ｉｒ ｃ ｍ ｎｉａ ｉｎｓｔｍ ｎｇ ｓ ｎ ｈｒ ｎｉａ ｉ ｎ ａ ｄ ＦＰＧＡ ｍ ｐｌｍ ｅ ｔ ｔｏ ｉ ｅ ｎ ａｉｎ
够 克服 旁 瓣 的 干扰 ， 易于 硬 件 实现 的 特 点 。在 一发 一 收 两块 现 场 可编 程 门阵 列 （ Ｐ Ａ） 发 板 上 验 证 ， 出新 的 帧 并 ＦＧ 开 提
同步、 符号定时算法和硬 件 实现方案 ， 实现 了对 电力线载波通信 的正交频 分复用（ Ｆ Ｍ） Ｏ Ｄ 基带 系统进行 实时、 续、 连 准
ｄｉ１ ．７４ Ｓ ．．０７ ２ １．２ １ ｏ：０ ３２ ／ Ｐ Ｊ１８ ．０ ０９ ８ １
电 力 线 载 波 通 信 定 时 同 步 算 法 及 其 Ｆ Ｇ 实 现 ＰＡ
何 世 彪 ， 红桥 ， 杰 强 ， 亚 明 吴 王 席
（ 重庆大学 通信工程学院 ， 重庆 ４０ ４ ） ００ ４
ＨＥ Ｓ ｉｂ ａ ， Ｗ Ｕ Ｈｏ ｇ ｑ ａ ，Ｗ ＡＮＧ Ｊｅ ｑ ａ ｇ ｈ — ｉｏ ｎ —ｉｏ ｉ — ｉ ｎ ，ＸＩＹａ ｍｉ ｇ － ｎ
基于训练序列的载波频率同步算法的FPGA实现
相关 函数
１ 时 域 频 率 同步 的原 理
频 率 同步 可分 成 小 数频 率 同步 和整 数 频率 同
国 家科 技 攻 关 计 划 项 目 （ ０ ２ Ａ１ ０ ２ ０ Ｂ １ Ｃ）
收 稿 日 期 ：２ ０ ０ ６—０ ５—１ 修 回 日期 ： ０ ６ —０ ７； ２０ ５—３ ０
３ 东 南 大 学 信 息 处 理 与 应 用 工 程 研 究 中心 ， 苏 南 京 ２ ０ ９ ） ． 江 １０ ６
摘 要 ： 据 电 力 线 信 道 的特 点 ， 用 基 于 Ｏ Ｄ 技 术 的 多 载 波 系统 来 实 现 电 力 线 系 统 载 波 通 信 。 根 采 ＦＭ
提 出 了一种 具有 实用价值 的 小数 频 率 同步 的 实现 方 法 。文 章 具体 分析 了基 于 Ｏ Ｄ 技 术 的 电 ＦＭ
比足 够高 时且 忽略 噪声对 同步 的影 响 ， 接 收 的基 则
相等 ， 在此 基础 上 ， ｉｎ 等人 提 出了 一个 新 的结 Ｍｎ 构， 导频 的前半 部 分 和后 半 部 分 互 为 相 反 的关 系 ， 接着 Ｐ ｒ 等人 也 提 出 了 一 个 新 的结 构 ， 一 种 ａｋ 是
力 线通信 系统 的 同步原 理和 实现 方法 。 个频 率 同步模 块被 分 成估 计 和 纠 正 ２个部 分 。 系统采 整 用 Ｘｌ ｘＩＥ６ ２ 来 完成开 发 ， ｉｎ Ｓ ． ｉ ｉ 同时 ， 出 了其在 Ｍｏ ｅ ｉ ｅ ． ｇ下的仿 真 结果 ， 给 ｄｌ ｍ Ｓ５７ Ｓ 通过 在 实际 系
交叉 共轭 的结 构 。
带信 号 ｒ ｎ 为 （）
ｒｎ ：ｓｎ ｅ （） （ ） （） １
本 文在 Ｓ ｈ ｉｌ Ｃ ｘ提 出 的 帧 结 构 的基 础 ｃｍｄ 和 ｏ
OFDM接收机载波同步的FPGA实现
（ ｉ ａ ｎ ｅ ｓ ｙＸ‘ ７ １ ６ Ｃ ｉ ） Ｘｄ ｎＵ ｉ ｒｉ ， ｉ ｎ １ ， ｈ ａ ｉ ｖ ｔ ａ ０２ ｎ
Ａ ｂ ｔ ａ ｔＢａ ｅ ｏ １ ｓｒ ｃ ： ｓ ｄ ｎ ＥＥＥ８ ． ａ ｒ ａ Ｏ２ Ｉ ｐ ｅ ｍｂｌ ｓｒ ｃｕｒ，ｒ ｓ ｎ ｓ ｃ ｒｉｒ ｙｎ ｈｏｎｚ ｔ ｆ ｒ ｌ ｅ ｔｕ ｔ ｅｐ ｅ ｅ ｔ ａ ａｒｅ ｓ ｃ ｒ ｉａｉ ｏｎ ｏ ＯＦＤＭ ｒ ｃ ｉｅ Ｆ ｅ ｅｖ ｒ ＰＧＡ ｉ ｐ ｅ ｅ ｔｔ ． ｏｐ ｓ ｄ ｈａｄ ｒ ｔ ｃｕ ｅ ａ ｄ ｉ ｐｉｙ ａ ｇ ｒｔｍ ｓ ｆｒＦＰ ｍ ｌｍ ｎａｉ Ｐｒ ｏ ｅ ｒ ｗａ ｅｓｒ ｔ ｒ ｎ ｓｍ ｌｆ ｌ ｏ ｈ ＧＡ ｍｐ ｅ ｅ ｔｔｏ Ａｎｄｔ ｔｕ ｔｒ ｌｍ ｏ ｅ ｓｎ ｏｎ ｕ ｉ ｏ ｉ ｌｍ ｎ ｉ ｎ． ｈｅ ｓｒ ｃｕ ａ ｄ ｌｕ ｉ ｇ ａ ａ ｈ ｒ ｗａ ｅ ｅ ｃ ｐ ｉｎ ａ ｇ ｇ ａ ｈ ｍ ｏ ｅｓｍ ｓｍ ｕｌｔｏ ｕｓ ｈａｄ ｒ ｄ ｓ ｒｐ ｉｎ ａ ｇ ａ ｅ ａ ｄ ｒ ｄ ｓ ｒ ｔｏ ｌｎ ｕａ ｅ ｎｄ ｔ ｅ ｉ ｄ ｌｉ ｉ ａｉｎ． ｅ ｒ ｗａ ｅ ｅ ｃ ｉｔｏ ｌｎ ｕ ｇ ｍａ ｅ ｍ ｏ ｅｉ ｇ ｎ ｄ ｕ ｅ ｆ ｋ ｄ ｌｎ ａ ｓ ｏ ｍ ｏ ｅｓｍ ｉ ａｉ ｈ ｓｓｍ ｃｕ ｅ ｄ ｌｉ ｓｍｕｌｔ ｔｉ ｔ ｔ ｒ ． ｏｎ Ｋｅ ｗｏｒ ： ｙ ｄｓＯＦＤＭ ； ＬＡＮ； ｍｉ ｇｓ ｃ ｏｎｚ ｔ ； ＧＡ Ｗ Ｔｉ ｎ ｙｎ ｈｒ ｉａｉ ＦＰ ｏｎ
为相 邻子 载波 的频 率 间隔 。有上 式可知 ，频 率误差最 多 为 载波 间隔 的一半 。 对于 ＩＥ ８２ １ａ系统 ，前导序 列 中的短 训练序 列和长 训练 ＥＥ ０ ．１ 序 列 都可 以进 行 载 波频 率 估 算 。对 短 训 练序 列 而 言取 样 时 间为 ５ｎ ，延 时 Ｄ １，其 最大估 算频率 偏差 为 ： ０ｓ ＝６
载波同步的设计与实现
目录摘要 (1)一、设计要求 (2)二．设计目的 (2)三．设计原理 (2)3.1二进制移相键控(2PSK)原理 (2)3.2载波同步原理 (3)3.2.1直接法（自同步法） (4)3.2.2插入导频法 (6)四．各模块及总体电路设计 (7)4.1调制模块的设计 (7)4.2调制模块的设计 (10)4.3载波同步系统总电路图 (12)五．仿真结果 (13)六．心得体会 (15)参考文献 (16)摘要载波同步又称载波恢复（carrier restoration），即在接收设备中产生一个和接收信号的载波同频同相的本地振荡（local oscillation），供给解调器作相干解调用。
当接收信号中包含离散的载频分量时，在接收端需要从信号中分离出信号载波作为本地相干载波；这样分离出的本地相干载波频率必然与接收信号载波频率相同，但为了使相位也相同，可能需要对分离出的载波相位作适当的调整。
若接收信号中没有离散载波分量，例如在2PSK信号中（“1”和“0”以等概率出现时），则接收端需要用较复杂的方法从信号中提取载波。
因此，在这些接收设备中需要有载波同步电路，以提供相干解调所需要的相干载波；相干载波必须与接收信号的载波严格地同频同相。
电路设计特点：载波提取电路采用直接法，即直接从发送信号中提取载波，电路连线简单，易实现，成本低。
关键字：载波同步，EWB仿真，2PSK信号⎥⎢发送概率为1-P-cosω180°,号2PSK当恢复的相干载波产生180°倒相时，解调出的数字基带信号将与发送的数字基带信( ) = 2( ) 2= 2( )2 + 2( ) 2 ( ) = 2( ) 2 =+ 2 滤波器¶þ·ÖƵ载波输出部件3.2.1 直接法（自同步法）有些信号（如抑制载波的双边带信号等）虽然本身不包含载波分量，但对该信号进行某些非线性变换以后，就可以直接从中提取出载波分量来，这就是直接法提取同步载波的基本原理。
改进的载波频率相位联合估计方案及其FPGA实现
差和 载 波相 位 估 计 ． 用 该 方 案 ， 缩短 或 完 全去 除传 统 的采 用 突发 模 式 传 输 的通 信 系统 训 练 序 列 中用 于 载 波频 率估 采 可
计 的部分 ， 有效地提 高时分 多址 系统的频谱 利用率． Ｆ Ｇ 平 台上对该方案做 了硬件 实现 ， 在 Ｐ Ａ 综合结果表 明其最大工 作 时钟频率可达 ７ ｚ可 用于高速宽带数据传输 系统． ０ ＭＨ ， 关键词 ：载波频率估计 ；载波相位估计 ；时分多址
ｗｈｃ ｄｃ ｔ ａ ｓ ａ ｉ ｍ ｐ ｒ ｔ ｎｃｏ ｋ ｆｅ ｕ ｎ ｙ ｉ ａ ｉｈ ａ ０Ｍ Ｈｚａ ｄｔ ｒ ｐ ｓ ｄｓｈ ｍ ｅｃ ｎｂ ｓｄ ｉｈ ｉ ｉａｅｔ ｔ ｔ ｍ ｘｍｕ ｏ ｅ ａｉ ｌｃ ｑ ｅ ｃ ｓ ｇ ｓ７ ｎ ｈ ｉ ｏ ｒ ｓ ｈ ｎ ｐ ｏ ｏ ｅ ｃ ｅ ａ ｅｕ ｅ ｈｅ
ｓ ｈ ｍ ｅｍａ ｈ ｒｅ ｒ ｏ ｌ ｔ ｌ ｅ ｖ ｈ ｒ ａ ｂ ｅ ｔ ａ ｓ ｄ ｆ ｒｃ ｒｉ ｒｆｅ ｕ ｎ ｙ ｅ ｔｍａ ｉ ｎ ｉ ｈ ｔ ｒ ｄ ｔ ｎ ｌ ｃ ｅ ｙ ｓ ｏ ｔ ｎ ｏ ｍｐ ｅ ｅｙ ｒ ｍｏ ｅｔ ｅｐ ｅ ｍ ｌ ｔｉ ｕ ｅ ａ ｒｅ ｑ ｅ ｃ ｓｉ ｔｏ ｔ ａ ａ ｉ ｏ ａ ｃ ｈ ｓ ｏ ｒ ｎ ｔ ｉ ｃ ｍｍ ｕ ｉ ａ ｉ ｎ ｓ ｓ ｅ ｏ ｅ ａ ｉ ｇ ｉ ｕ ｓ ｒ ｎ ｍｉｓｏ ｄ ，Ｓ ｈ ｔｔ ｅ ｓ ｅ ｔ ｍ ｆ ｃ ｅ ｃ ｆＴＤＭＡ ｏ ｏ ｎ ｃ ｔｏ ｙ ｔ ｍ ｐ ｒ ｔ ｎ ｂ ｔｔａ ｓ ｓ ｉ ｎ ｍｏ ｅ Ｏ ｔ ａ ｈ ｐ ｃｒ ｎ ｒ ｕ ｅ ｉ ｉｎ ｙ ｏ ｃ ｍｍ ｕ ｉ ａ ｎｃ－ ｔｏ ｙ ｔｍ ｉ ｎ ｆｃ ｎ ｌ ｎ ａ ｃ ｄ ｈ ｒ ｐ ｓ ｄ ｓ ｈ ｍｅ ｈ ｓ ｂ ｅ ｍｐ ｅ ｅ ｔ ｄ ｏ ｈ Ｐ ｉ ｎ ｓ ｓｅ ｓｇ ｉ ａ ｔｙ ｅ ｈ ｎ ｅ ．Ｔ ｅ ｐ ｏ ｏ ｅ ｃ ｅ ａ ｅ ｎ ｉ ｌ ｍ ｎ ｅ ｎ ｔ ｅ Ｆ ＧＡ ｌｔｏ ｍ，ｒ ｓ ｌ ｆ ｉ ｐａｆ ｒ ｅ ｕｔ ｏ ｓ
基于导频的扩频信号载波环设计和FPGA实现
基于导频的扩频信号载波环设计和FPGA实现
古瑞江;刘洛琨
【期刊名称】《数据采集与处理》
【年(卷),期】2006(021)0z1
【摘要】扩频通信中常利用导频信号传输参数信息,而导频信号的载波同步是恢复导频信号所携带信息的节.本文提出一种针对导频信号的扩频载波环设计,阐述了载波环各项性能指标和载波环参数的关系,使用MATLAB软件进行仿真验证,并在ALTERA公司的EP2S30芯片上予以实现,仿真数据和硬件实现结果均证明了该设计的正确性.
【总页数】4页(P101-104)
【作者】古瑞江;刘洛琨
【作者单位】解放军信息工程大学信息工程学院,郑州,450002;解放军信息工程大学信息工程学院,郑州,450002
【正文语种】中文
【中图分类】TN914.42
【相关文献】
1.基于导频的扩频信号载波环设计和FPGA实现 [J], 古瑞江;刘洛琨
2.基于FPGA的扩频信号跟踪解调电路设计与实现 [J], 李新亮
3.直扩信号数字载波环的FPGA设计与实现 [J], 杜勇;刘帝英
4.基于FPGA的扩频信号产生器的设计与实现 [J], 裴华伟
5.基于FPGA的扩频信号跟踪解调电路设计与实现 [J], 李新亮[1]
因版权原因，仅展示原文概要，查看原文内容请购买。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
载波同步技术的FPGA设计与实现
摘要：本文对无线通信中的载波同步技术进行了分析，重点对数字锁相环路进行了数学建模、FPGA设计实现及其板级验证。
试验表明该FPGA设计很好的实现了原始载波的提取，对于数字信号系统的相干解调有着重要的设计参考意义。
关键字：载波同步锁相环数字鉴相器
1引言
无线通信同步主要分为载波同步、位同步、帧同步等技术，位同步、帧同步等均需要以数据解调为前提条件，而载波同步通常处在接收端数字信号处理系统的前端，其实现对于信号系统的相干解调至关重要。
本文旨在介绍载波同步技术的原理和FPGA实现，为信号调制和解调技术提供设计参考。
2载波同步的原理
2.1载波同步的概念
载波同步 (Carrier Synchronization）又称载波恢复 (Carrier Restoration ），其在数字信号处理中扮演着重要角色。
载波同步通过在接收信号中恢复一个同发射信号同步的载波信号供接收端调试解调使用。
在数字调制和解调中意义重大。
载波同步的实现方式主要分为直接提取法及插入导频法两种。
插入导频法是在发送信息的同时还发送载波或者导频信号；直接提取法指发送端不专门发送载波信息，接收端直接从接收的调制信号中提取载波。
本文将讨论插入导频法的载波提取技术。
载波同步主要利用锁相环来实现，锁相环路的实现主要可分为调制跟踪和载波跟踪两种实现方式，本文就锁相环路的工作方式讨论。
2.2锁相环的工作方式
对于输入信号中含有载波分量的信号，可以假设其信号模型为
式中，为输入信号载波频率；为输入信号以t为参考相位的相位；(t)则为已调制信号；为叠加的噪声信号。
根据锁相环路的分析方法，以本地振荡器的载波相位t为参考相位，输入信号的数字化模型可变换为
以t为参考相位，输入信号相位可表示为
==(3)
显然，输入信号可看作一个频率阶跃信号和相位阶跃信号的叠加。
用MATLAB 绘出输入相位的幅频响应，输入相位信号的频率多为低频成分。
由于锁相环路的闭环频率响应呈低通特性，因此
=H()≈ (4)
≈≈0
此时，锁相环路工作在调制跟踪方式。
考虑到输入信号中的噪声信号，在载波信号提取环路中，锁相环路工作在叠加有噪声信号情况下的调制跟踪状态。
本地振荡器的载波频率及相位能跟踪输入信号载波频率及相位的变化。
3锁相环路的数字化模型
本文讨论的FPGA实现无线通信同步技术，均采用数字化的实现方式，各部
件的数字化实现结构以及相应的性能和参数设计方法是设计的关键。
模拟环路是分析的基础，而每个环路中的组成部件均有相对应的数字化模型及实现结构。
3.1数字鉴相器
设计采用乘法器和低通滤波器的组合来实现具有正弦鉴相特性的鉴相器。
数字鉴相器由与之对应的数字乘法器和低通滤波器组成，其实现架构下图所示。
图1数字鉴相器
数字乘法器在FPGA设计中通常采用开发工具提供的IP核来实现。
通常数字
滤波器有FIR(Finite Impulse Response，有限脉冲响应)滤波器和
IIR(Infinite Impulse Response，无限脉冲响应)滤波器两种。
其中，FIR 滤波
器线性相位特性较为严格，IIR则不然。
对于通信系统的解调而言，滤波器在信
号要求的带宽内需要线性的相位特性，否则无法正确进行解调。
通常，在相同幅
频特性要求下，IIR滤波器所需的阶数更少，因此所用到的硬件资源也更少。
在图1所示的结构中，本地振荡器输出的数字信号为
(5)
输入信号经A/D采样后，第k个采样时刻采样量化后的数字信号为
(6)
显然，采样后的信号其实可以看做一系列按顺序编号的数字序列，令=
，=，则与相乘后，经低通滤波得到的数字误差信号
(7)
式中，
=- (8)
3.2数字环路滤波器
在数字锁相环路中，环路滤波器扮演着重要的作用。
要实现数字环路滤波器，需要将模拟滤波器映射到数字域，最常用的是双线性变换法。
双线性变换法实现
模拟系统与数字系统之间的转换，其用到的变换公式如下所示
式中，T为数字采样的周期。
将式(9)代入环路滤波器所对应系统函数的表达式，获得各种环路滤波器所对应数字化系统函数的表达式，从而实现其数字化实现结构。
对于理想积分滤波器来讲，其数字化系统函数为
=+ (11)
式中，
(12)
(13)
我们知道对于二阶环路来讲，可以采用环路固有振荡频率及阻尼系数来表示环路的性能参数。
对于环路滤波器设计来讲，显然关键问题在于设计、两个参数的值。
根据式(11)得出环路滤波器数字实现结构，如图2所示。
图2数字环路滤波器结构图
3.3数字控制振荡器
数字控制振荡器(Numerical Controlled Oscillator，NCO)是当今软件无线电和直接数字频率合成器(Direct Digital Synthesizer，DDS)等系统的重要组成部分，其好坏直接决定了上述系统的性能。
随着信号处理技术的发展提高，数字控制振荡器在数字通信领域、雷达信号处理、制导控制、电力电子等方面的应用日益广泛。
数字控制振荡器是压控振荡器的数字化实现结构。
在时钟信号的驱
动下读取三角函数表是其只要实现方法。
在FPGA实现时，往往采用ISE工具所
提供的集成DDS核来实现。
数字控制振荡器的自由振荡频率为，初始相位=0，相位累加字长为N，
采样频率为，则DDS频率控制字的初始值和初始相位分别为
，(14)
根据环路的工作原理可知，数字环路滤波器的输出控制电压需要连接数字控
制振荡器的控制端，以调整振荡器的输出频率，即当数字滤波器输出的数字控制
电压为时，频率控制字变化量=，NCO输出频率和输出相位分别为（），(15)
式中，=，定义为NCO的频率控制增益，单位为
rad/s·V，并定义=为NCO的相位控制增益，单位为rad/V，其中为相位累加字更新周期。
在数字域，NCO相当于相位累加器，即
(16)
根据z变换的方法，在初始状态=0时，有=z，则数字压控振
荡器 NCO输出相位与控制电压的关系为
== (17)
式(17)即NCO的数学模型。
4FPGA实现与验证
载波同步环顶层结构图是顶层文件(sync carriervhd)综合后的RTL原理图。
载波同步环由 1个 DDS 模块、1个乘法器模块、1 个低通滤波器模块以及 1个
环路滤波器模块组成。
DDS模块及乘法器模块均直接由ISE提供的IP核产生，低
通滤波器模块和环路滤波器模块均需要手动编写VHDL代码来实现。
单击“View
by Function→Math Functions→Multipliers-Multiplier 11.2”来产生乘法器核。
设计好板载测试程序并完成FPGA实现后，将程序下载至板级进行测试。
示波器通道1接DA1输出，观察发射端载波信号；通道2接DA2输出，观察本地同步后的载波信号，可得两个通道的正弦波频率相同且相位差固定，两路波形均能稳定显示，也就是说从示波器测试看，本地载波能够与输入信号保持同步，载波同步电路能够正确工作。
两路波形存在一定的相位差，是由于本地载波信号经过了一次插值滤波，以及两路信号测试通道的不同延时产生的。
5小结
本章首先简要介绍了载波同步的概念，以及锁相环的工作方式，接着详细分析和讨论了锁相环路的数字模型。
数字锁相环路为用数字的方式实现模拟锁相环的原理，很多模拟环路中的公式及参数设计方法在数字锁相环路仍然适用。
实现数字锁相环的关键步骤在于构造可实现的数字化实现结构及模型，并理解环路总增益、环路滤波器系数等参数的设计方法。
本文对数字锁相环路的FPGA实现方法进行了分析、设计，并讲解了载波环路板载测试的过程及方法，可为载波同步及其信号处理系统中的相干解调FPGA设计提供参考。
参考文献
[1] 查光明，熊贤祚．扩频通信［M］．西安: 西安电子科技大学出版，1997．
[2] 樊昌信．通信原理［M］．北京: 国防工业出版社，2001．
[3] 魏家明．Verilog编程艺术［M］．北京: 电子工业出版社，2014．
[4] 杜勇．FPGA/VHDL设计入门与进阶．北京: 机械工业出版社，2011．
作者简介
王胜奎（1982年11月），男，汉族，山东省莱芜市人，毕业于西安电子科技大学，高级工程师，长期从事于数字信号处理，电子电路设计及FPGA的设计验证研究工作。