加减法运算电路

一、设计目的

把握电子电路的一样设计方式和设计流程；

二、学习利用PROTEL软件绘制电路原理图及印刷板图；

三、把握应用EWB对所设计的电路进行仿真，通过仿真结果验证设计的正确

性。

四、设计要求

-1. 设计寄放器单元。

2．设计全加器单元。

3. 设计7487(或74LS87)互补器单元

五、设计内容及原理图，仿真图

算术逻辑电路设计

一、半加法器

半加法器是个能计算两个二进制位和的算术电路，该电路有两个输入及两个输出。其中输入

是被加数两位，而输出分是和与进位位。

真值表：

输入输出

x y carry sum

0 0 0 0

0 1 0 1

1 0 0 1

1 1 1 0

半加器电路绘制

其输出函数表示式：

=

=

sum⊕

+

y

x

y x

y x

carry=

xy

半加器电路符号

半加器电路功能模拟结果

二、全加法器

全加法器是求三个输入位算术和的组合电路，它包函三个输入位与两个输出位。其中两个输入（x和y）代表要相加的两个有效位，第三个输入（z）代表由次低有效位置所产生的进位。

真值表：

输入输出

x y z carry sum

0 0 0 0 0

0 0 1 0 1

0 1 0 0 1

0 1 1 1 0

1 0 0 0 1

1 0 1 1 0

1 1 0 1 0

1 1 1 1 1

全加器电路绘制

其输出函数表示式：

=

+

⊕

+

=

+

sum⊕

xyz

z

z y x

x

y

z y x

z y x

+

=

carry+

yz

xy

xz

产生的全加器电路符号

全加器电路功能模拟结果。

四位加法器设计方式

1：四位加法器电路绘制

四位加法器

成立电路symbol

在成立电路symbol专门要注意的一点是假设z0（进位输入第一级）仍是接地的话，那么此4bit-adder将无法用来串接以产生8bit-adder电路，故咱们应将该接脚改成input符号，以产生一个可供串接的电路符号。

2 时序图编辑环境的功能仿真

在waveform editor环境中，咱们可将四个相关的位结合成一个群组，以方便阅读和分析；其作法是先将要设定成群组的数个位标记反白，再按「鼠标右键/ Enter Group 」即可产生图5-9的结果（取消群组的作法也差不多，只要按鼠标右键选择「ungroup」即可回恢复先画面）。

四位加法器

将相关位作群组化的结果

八位加法器电路图

三、减法器

2’s 补码减法器的设计

在微处置机世界的减法作法多采减数再加上被减数的2补码，2’s 补码的作法是先求得二进制位的1补码再加1：

被减数0011的1’s 补码是1100，二进制1100+1=1101即为2’s 补码

ex ：000111001101- ⇒ 0

00110111101+

[2’s补码之补充说明]

1. 1’s补码的作法即将二进制位组0变1，1变成0即可。例如0111之1’s补码为1000。

2. 2’s补码(2’s complement)之概念为在1’s的补码再加上1以后所得的新数，其作法如下：

若A=0111 ，那么其1’s补码为1000

而其2’s补码为1000+1=1001

3. 双重补码：

假设将一数取两次2’s补码，那么将取得原先的数字，例如：

A=0111 ，其2’s补码A’为1001，再取一次2’s补码后A’’=0111。

这表示出「A的双重补码等于A」。因为有此特性，因此二进制数字之2’s补码等于十进制之负号。

以真值表来看，二进制的半减法器在半加法器上加上一个反向器：

真值表：

输入输出

X减数Y被减数D差B借位

0 0 0 0

0 1 1 1

1 0 1 0

1 1 0 0

a 半减法器

b 半减法器电路符号

a 4bit减法器

b 4bit减法器功能仿真

练习：以全加法器为基础，完成一个四位加法-减法器电路设计。

功能说明：

1.当操纵输入讯号cr为0时，XOR gate变成缓冲器利用，现在电路是x[3..0]和y[3..0]的相加。

2.当操纵输入讯号cr为1时，第一级加法器进位输入为1，而y[

3..0]均发生反相，电路功能是2’s补码减法器。

a 4bit加法-减法器电路设计

b 4bit加法-减法器功能仿真

六、 PCB板

七、电路图

八、心得体会

通过两个礼拜的编译原理课程设计，本人顺利完成该课程设计。通过该课程设计，收成颇多。

一、对实验原理有更深的明白得

通过该课程设计，把握了什么是加减法运算电路，，熟悉了编译程序总流程框图，了解了protel，ewb软件。

二、对该理论在实践中的应用有深刻的明白得

通过上网查资料，学习了protel,ewb软件，了解了它们的原理，通过认真的学习和实践，大体把握的这两个软件的用法，但还很不做，需要在以后的学习生活中去研究实践。

三、明白得了该知识点和学科之间的融合渗透

本次课程设计程序部份是用VHDL语言编写的，把《VHDL与硬件集成速成》，《编译原理》，《算法分析与设计》，《protel99》等几门学科联系起来，把各个学科之间的知识融合起来，把各门课程的知识联系起来，对编写程序，仿真图片有了加倍深刻的了解。使我加深了对这几门学科的熟悉。

四、熟悉到的不足

通过这次课程设计，我发觉了自己有很多的不足的地方：

1、第一感觉自己的专业知识还不够扎实，有很东西需要用的时候都想不起来。

比如

2、动手能力相对较差，比如有很多画图都自己做不出来，要请教教师和同窗。我要在以后的学习中要注意增强专业知识的学习，增强动手能力。