数字电子技术项目1简单加法器电路设计与测试.ppt
数字电子技术项目1简单加法器电路设计与测试
A
&
B
& C
& 1
≥1 F
1
&
1
本题提示：按题目要求用小规模集成门电路实现，没有其他特殊 要求，所以不必进行逻辑变换。
1-2-2 门电路构成的组合逻辑电路的设计与测试 任务1-2 两位加法器电路的设计与测试
【知识扫描2】组合逻辑电路设计方法 2 组合逻辑电路设计案例 【例1-17】试用 74LS00和74LS86设计半加器电路和全加器电 路，功能真值表如下表所示。
(11100101.11101011)2 = ( ? )8 0 111111000010110.111101110111010 11 0
补0 345
7
2 补6 0
(11100101.11101011)2 = (345.726)8
八进制→二进制
每位八进制数用三位二进制数代替， 再按原顺序排列。
(745.361)8 = (111100101.011110001)2
特点:
相邻项或对称项只有一位不同
1-2-2 门电路构成的组合逻辑电路的设计与测试 任务1-2 两位加法器电路的设计与测试
【知识扫描2】组合逻辑电路设计方法 1 组合逻辑电路设计步骤
（1）根据实际问题进行逻辑抽象（逻辑假设）； （2）确定输入变量、输出变量之间的逻辑关系，
列出真值表； （3）根据真值表，确定逻辑函数表达式； （4）根据器件要求，变换逻辑函数表达式； （5）画出逻辑电路图； （6）电路装接与调试； （7）电路逻辑功能检测； （7）设计文档的撰写。
例如(3例BE如.C(44)3167.=253)×8 =146×2 +8121+×31×618+1 +147×1860 0++21×2×8-11+6-51×+ 48×-2 16-2 = 7=682+561+762+4 +147++00.7.255++00.0.01758612255
《数字电子技术基础》(第四版)
CPLD（复杂可编程逻辑器件）是一种基于乘积项的可编程逻辑器件，具有简单的结构和较快 的处理速度。它采用与或阵列（AND-OR Array）来实现逻辑功能，适用于中小规模的数字 电路设计。
FPGA与CPLD比较
FPGA和CPLD在结构、性能和适用场景上有所不同。FPGA具有更高的逻辑密度和更灵活 的可编程性，适用于大规模的数字电路设计和复杂的算法实现；而CPLD则具有更简单的 结构和更快的处理速度，适用于中小规模的数字电路设计和控制应用。
容量和提高存取速度
应用实例
如计算机的内存条就是采用RAM 存储器进行扩展的；而一些嵌入 式系统中则采用ROM存储器来
存储固件和程序代码等
发展趋势
随着科技的不断发展，存储器的 容量不断增大，存取速度不断提 高，功耗不断降低，未来存储器 将更加智能化、高效化和绿色化
05 可编程逻辑器件与EDA技 术
PLD可编程逻辑器件概述
要点一
PLD定义与分类
可编程逻辑器件（PLD）是一种通用集 成电路，用户可以通过编程来配置其逻 辑功能。根据结构和功能的不同，PLD 可分为PAL、GAL、CPLD、FPGA等类 型。
要点二
PLD基本结构
PLD的基本结构包括可编程逻辑单元 、可编程互连资源和可编程I/O单元 等。其中，可编程逻辑单元是实现逻 辑功能的基本单元，可编程互连资源 用于实现逻辑单元之间的连接，可编 程I/O单元则负责与外部电路的连接 。
逻辑代数法
利用逻辑代数化简和变换电路 表达式
图形化简法
利用卡诺图化简电路
பைடு நூலகம்
状态转换表
列出电路的状态转换过程，便 于分析和理解电路功能
状态转换图
以图形方式表示电路的状态转 换过程，直观易懂
简单加减计算电路
简单加减计算电路简单加/减运算电路1 设计主要内容及要求1.1 设计⽬的：（1）掌握1位⼗进制数加法运算电路的构成、原理与设计⽅法；（2）熟悉QuartusII的仿真⽅法。
1.2 基本要求:（1）实现⼆进制数的加/减法；（2）设计加数寄存器A和被加数寄存器B单元；（3）实现4bit⼆进制码加法的BCD调整；（4）根据输⼊的4bitBCD编码⾃动判断是加数还是被加数。
1.3 发挥部分:（1）拓展2位⼗进制数（2）MC存储运算中间值；（3）结果存储队列；（4）其他。
2 设计过程及论⽂的基本要求2.1 设计过程的基本要求（1）基本部分必须完成，发挥部分可任选2个⽅向：（2）符合设计要求的报告⼀份，其中包括逻辑电路图、实际接线图各⼀份；（3）设计过程的资料、草稿要求保留并随设计报告⼀起上交；报告的电⼦档需全班统⼀存盘上交。
2.2 课程设计论⽂的基本要求（1）参照毕业设计论⽂规范打印，⽂字中的⼩图需打印。
项⽬齐全、不许涂改，不少于3000字。
图纸为A3，附录中的⼤图可以⼿绘，所有插图不允许复印。
（2）装订顺序：封⾯、任务书、成绩评审意见表、中⽂摘要、关键词、⽬录、正⽂（设计题⽬、设计任务、设计思路、设计框图、各部分电路及参数计算（重要）、⼯作过程分析、元器件清单、主要器件介绍）、⼩结、参考⽂献、附录（逻辑电路图与实际接线图）。
摘要当今的社会是信息化的社会，也是数字化的社会，各种数字化的电器与设备越来越普及，⼈们的⼤部分⽣活都依赖于这些数字化的设备。
⽽随着科技的发达，这些数字设备的功能越来越强⼤，程序越来越复杂。
但是我们都知道各种复杂的运算都是从简单的加减运算衍⽣出来的。
经过半学期的数字电⼦技术基础的学习，我们对数字电⼦技术的理论知识有了⼀定的了解。
在这个时刻，将理论结合实际的欲望，便显得更加迫切，⽽此时的课设安排正好可以帮助我们将理论结合实际，将梦想变成现实。
本次的简单运算电路是基于QuartusⅡ仿真软件⽽设计的，⽽每⼀个仿真软件都有它⾃⼰的特⾊与优缺点。
数字逻辑电路课程课程设计--简易加减计算器
摘要本次课程设计的任务是设计一个具有加减运算功能的简易计算器，并通过合适的方式来显示最后的计算结果。
此次设计电路的完成主要是利用简单的数字电路和电路逻辑运算来进行的。
简易加减计算器电路主要是对数据的输入与显示，数据的加减运算，数据的输出与显示三个主要的方面来设计研究完成的。
在输入电路的部分，我们通过开关的闭合与断开来实现数据的输入，开关闭合接入高电平“1”，断开接入低电平“0”。
而输入的数据将通过显示译码管以十进制的形式显示出来。
由于输入二进制的位数较多，我们采用个位十位分别输入的方式来简化电路。
加减运算电路则主要通过加法器来实现的。
设计电路时，我们将个位和个位、十位和十位分别接入一片加法器。
在进行加法运算时我们所选择的加法器是完全符合要求的，但是在进行减法运算时加法器就不能满足我们的设计要求了。
因此我们将减法转换为加法进行运算，运算时采用补码的形式。
在进行减法时通过异或门将减数的原码全部转换为补码，输入加法器中进行相加。
最后将进位信号加到十位的运算电路上就实现了加减法的运算电路。
在显示电路中，由加法器输出的数据是二进制码。
这些码可能表示超过十的数字，所以显示译码管就不能正确的显示出数字了。
此时要将二进制转化成BCD码，再将BCD 码送到显示译码管中就可以将计算所得的数字显示出来了。
概述1.1设计题目：简易加减计算器1.2设计任务和要求：1）用于两位以下十进制数的加减运算。
2）以合适的方式显示输入数据及计算结果。
1.3设计方案比较：方案一：输入十进制的数字，再通过编码器对十进制的数字进行编码，输出二进制的数据。
运用显示译码器对输入的数字以十进制的形式进行显示。
在进行加减计算的时候将二进制数字运用数模转换，然后再进行相加减。
然后将这些模拟信号再次转换成数字信号转换成数字信号，再将数字信号输入到显示译码管中来显示数剧。
这个方案中要进行数模转换和模数转换所需要的电路器件有些复杂，并且转换的时候需要很长的时间，而且转换以后数值的精度不高。
加法器ppt课件
A
0 0 1 1
B
0 1 0 1
S
0 1 1 0
C
0 0 0 1
思考：如何在只能用与非门的情况下做出半加器？
三丶全加器
全加器的特点：全加器与半加器的不同是它的求和运算考虑了低位
来的进位信号的影响。它能进行加数（A）、被加数（B）和低位的 进位（Cn-1）相加，并根据求和（S）结果给出该位的进位（Cn）信 号。
பைடு நூலகம்
思考：如何用两个半加器构成一个一位全加器？
A
0 0
B
0 0
Cn-1
S
0 1
Cn
0 0
ABCn - 1
0 1
0
0 1 1
1
1 0 0
0
1 0 1
1
0 1 0
0
1 0 1
ABCn - 1
ABCn - 1 ABCn -1
ABCn - 1
ABCn - 1
1
1
1
1
0
1
0
1
1
1
AB Cn - 1
Si Ai BiCi1 Ai BiCi1 Ai BiCi1 Ai BiCi1
Ci1(Ai Bi ) Ci1(Ai Bi )
Ai Bi Ci1
Ci Ai BiCi1 Ai BiCi1 Ai BiCi1 Ai BiCi1
Ai Bi Bi Ci-1 Ai Ci-1
S = Cn-1 (A B) C n = AnBn+Cn-1(An Bn) = AnBn Cn-1(An Bn)
加法器
工学院应用电子05班罗坤
一丶知识回顾
• 逻辑函数的三种基本运算
数字电子技术项目1简单加法器电路设计与测试.ppt
4 1111
（偶数个1）
1-1-2 复合门电路逻辑功能测试
项目1 简单加法器电路设计与测试
【知识扫描2】逻辑函数描述方法
逻辑函数描述的是输出变量和输入变量之间的因果关系
逻辑函数有5种表示形式：真值表、逻辑表达式、卡诺图、
逻辑图和波形图。只要知道其中一种表示形式，就可转换
为其它几种表示形式。
A B
=1 Y A B
Y
图1.10 异或门逻辑符号
表1.6 异或逻辑真值表 输入 输出
A
BY
0
00
0
11
1
01
1
10
1-1-2 复合门电路逻辑功能测试
【知识扫描1】逻辑代数中的复合运算
项目1 简单加法器电路设计与测试
异或运算的性质
1. 交换律：
2. 结合律： 4. 3.分配律：
AB B A
【工（偶数作个1）任务1-1-2】复合门电路逻辑功能仿真测试
思考：
1 总结复合门电路与非门、或非门、异或门、与或非门逻辑功能并
写出其逻辑表达式、逻辑符号、真值表。
2 写出与非门、或非门、异或门、与或非门集成门电路的型号。
3 若在74LS86后加入非门电路，则其逻辑功能怎样？列出功能
真值表、写出逻辑表达式。
10
或非逻辑规律服从有“1”出“0”全“0”出“1”
或非运算用或非门电 路来实现，如图1.8所 示。
A B
1
Y
A B
Y
图1.8 或门逻辑符号
1-1-2 复合门电路逻辑功能测试
【知识扫描1】逻辑代数中的复合运算
3.与或非运算
项目1 简单加法器电路设计与测试
与或非运算是“先与后或再非”三种运算的组合。以四
数字电子课程设计加法器设计
前言当今，电子技术飞速发展，近年来出现了许多新的数字器件和电路的分析设计方法，尤其是中大规模集成电路的发展和应用更是迅速。
比如可编程逻辑器件出现时间虽然不长，但已在各个领域得到广泛应用。
如今，数字电路与技术已广泛应用于计算机、自动化装置、医疗仪器与设备、交通、电信、文娱活动等几乎所有的生产生活领域中，可以毫不夸张地说，几乎每人每天都在与数字技术打交道。
所有这些，给数字电子技术课程提出了更高的要求，需要有新的内容、方法和手段与之相适应。
“电子技术课程设计”是电子技术课程的实践性教学环节，是对学生学习电子技术的综合性训练，该训练通过学生独立进行某一课题的设计、安装和调试来完成。
学生通过动脑、动手解决若干个实际问题，巩固和运用在“模拟电子技术”、“数字电子技术”、“单片机原理与应用”等课程中所学的理论知识和实验技能，基本掌握常用电子电路的一般设计方法，提高设计能力和实验技能，为以后从事电子电路设计、研制电子产品打下基础。
我们的设计题目是《八位二进制加法器》，技术指标：八位二进制加数与被加数的输入；三位十进制加数与被加数的输入；三位译码管显示。
在图书馆查找资料却不能令人满意，所以我们的参考资料主要是数字电子技术课程的教材，教材中几乎包括了本次课程设计的所有内容。
另外还有一些资料来自网络。
经过分析和讨论，我们拟定了设计框架,总体电路划分为三个模块：转换模块，运算模块以及译码显示模块。
本次课设从接到题目、整理思路到讨论研究、设计电路，最后运用Multisim仿真实现设计，集合了小组全体同学的智慧和努力，以及老师的专业指导和同学们的无私帮助，限于设计水平有限，时间仓促及作者水平有限，设计中难免有欠妥之处或冗余以及错误，恳请老师及同学批评指正。
目录前言 (1)题目 (4)摘要 (4)关键字 (4)软件 (4)设计要求 (4)一、系统概述 (5)总体设计思路 (5)1.基本原理 (5)2.系统流程框图 (5)二、方案论证与比较 (5)三、单元模块介绍 (8)（一）转换模块 (8)（二）运算模块 (15)（三）译码显示模块 (18)四、系统综述、总体电路图 (21)结束语 (24)参考文献 (24)鸣谢 (24)元器件明细表 (25)收获与体会 (26)评语……………………………………………8位二进制加法器摘要本交课程设计题目是《八位二进制加法器》，技术指标与要求：八位二进制加数与被加数的输入；三位译码管显示；三位十进制加数与被加数的输入。
数字电子技术项目1简单加法器电路设计与测试
1. 三态输出门的结构及工作原理 呈门现称高为阻使。能所端以低称电这平种有状效态的为三高态阻门。 态。
+VCC
Rb1
Rc2 Vc2 1
Rc4
3
T2 4
A
&
B
L
EN
1
△ △
3
A
31
2T2
D L
B
T1 D1
3
1
2T 3
p
Re2
1 EN
G （a）
（b）
A
&
B
L
EN
（c）
（a） 电路图 （b）EN=0有效的逻辑符号 （c）EN=1有效的逻辑符号 图2算，通过逻辑变换可转换为与或非运算
2. 实现电平转换
在数字系统的接口部分（与外部设备相联接 的地方）需要有电平转换的时候，常用OC 门来完成。如图2-10所示。 把上拉电阻接到10V电源上，这样在OC门 输入普通的TTL电平，而输出高电平就可以 变为10V。
图1-39 实现电平转换
数字电子技术
项目1 简单加法器电路设计与测试
项目1 简单加法器电路设计与测试
任务1-1 门电路逻辑功能测试
1.1.1 与、或、非基本门电路逻辑功能测试 1.1.2 复合门电路逻辑功能仿真测试 1.1.3 TTL和CMOS特殊门电路逻辑功能测试
(2课时) (4课时) （4课时）
任务1-2 两位加法器电路的设计与测试
1-2-1 门电路构成的组合逻辑电路功能测试 1-2-2 门电路构成的组合逻辑电路的设计与测试 1-2-3 两位加法器电路的设计与测试
（6课时） （6课时） （2课时）
1-1-3 TTL和CMOS特殊门电路逻辑功能测试 项目1 简单加法器电路设计与测试
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
10
或非逻辑规律服从有“1”出“0”全“0”出“1”
或非运算用或非门电 路来实现，如图1.8所 示。
A B
1
Y
A B
Y
图1.8 或门逻辑符号
1-1-2 复合门电路逻辑功能测试
【知识扫描1】逻辑代数中的复合运算
3.与或非运算
项目1 简单加法器电路设计与测试
与或非运算是“先与后或再非”三种运算的组合。以四
1、真值表
真值表：是由变量的所有可能取值组合及其
对应的函数值所构成的表格。
AB
F
真值表列写方法：每一个变量均有0、1两种
取值，n个变量共有2n种不同的取值，将这2n
00
0
种不同的取值按顺序（一般按二进制递增规
01
1
律）排列起来，同时在相应位置上填入函数 的值，便可得到逻辑函数的真值表。
10
1
11
0
例如：当A、B取值相同时，函数值为0；否
A=0、B=1时函数F的值为1，则对应的与项为AB）以后相加，即得到函数
的与或表达式。
AB
F
00
0
01
1
10
1
11
0
F AB AB
1-1-2 复合门电路逻辑功能测试
【知识扫描2】逻辑函数描述方法
项目1 简单加法器电路设计与测试
3、逻辑图 逻辑图：是由表示逻辑 运算的逻辑符号所构成的图 形。
【工（偶数作个1）任务1-1-2】复合门电路逻辑功能仿真测试
思考：
1 总结复合门电路与非门、或非门、异或门、与或非门逻辑功能并
写出其逻辑表达式、逻辑符号、真值表。
2 写出与非门、或非门、异或门、与或非门集成门电路的型号。
3 若在74LS86后加入非门电路，则其逻辑功能怎样？列出功能
真值表、写出逻辑表达式。
则，函数取值为1。
1-1-2 复合门电路逻辑功能测试
【知识扫描2】逻辑函数描述方法
项目1 简单加法器电路设计与测试
2、逻辑表达式
逻辑表达式：是由逻辑变量和与、或、非3种运算符连接起来所构成的式 子。
标准与或表达式列写方法：将那些使函数值为1的各个状态表示成全部 变量（值为1的表示成原变量，值为0的表示成反变量）的与项（例如
项目1 简单加法器电路设计与测试
5. 同或运算
其布尔表达式为
F A⊙B AB AB A B
符号“⊙”表示同或运算，即两个输入变量值相同时Y=1，即 相同为“1”不同为“0” 。同或运算用同或门电路来实现， 它等价于异或门输出加非门。
其真值表如表1.7所示
其门电路的逻辑符号如图1.11所示
变量为例，逻辑表达式为：
F AB CD
上式说明：当输入变量A、B 同时为1或C、D同时为1时， 输出Y才等于0。与或非运算 是先或运算后非运算的组合。 在工程应用中，与或非运算由 与或非门电路来实现，其真值 表同学自己列出，逻辑符号如 图1.9所示
A B
Y
C D
A B C
＆ 1
YDຫໍສະໝຸດ 图1.9 与或非门逻辑符号
A B
=1 Y A B
Y
图1.10 异或门逻辑符号
表1.6 异或逻辑真值表 输入 输出
A
BY
0
00
0
11
1
01
1
10
1-1-2 复合门电路逻辑功能测试
【知识扫描1】逻辑代数中的复合运算
项目1 简单加法器电路设计与测试
异或运算的性质
1. 交换律：
2. 结合律： 4. 3.分配律：
AB B A
F＝ＡＢ＋ＢＣ
4、波形图 波形图：是由输入变量的所有 可能取值组合的高、低电平及其对 应的输出函数值的高、低电平所构 成的图形。
F＝ＡＢ＋ＢＣ
A B
& ＡＢ ≥1 ＡＢ＋ＢＣ
Ａ ００ ００ １１１ １０ ００ １１ ００１ １０
B
&
Ｂ
F
０１ ０１ ０１０ １０
C
Ｃ ００ ０１ ００１ １０
ＢＣ
F
THE END
1-2-1 门电路构成的组合逻辑电路功能测试 1-2-2 门电路构成的组合逻辑电路的设计与测试 1-2-3 两位加法器电路的设计与测试
（6课时） （6课时） （2课时）
1-1-2 复合门电路逻辑功能测试
【知识扫描】逻辑代数中的复合运算
项目1 简单加法器电路设计与测试
前面介绍的三种基本逻辑运算，除此之外，还有下面的由基本逻 辑运算组合出来的逻辑运算。
1-1-2 复合门电路逻辑功能测试
【知识扫描1】逻辑代数中的复合运算
4. 异或运算
其布尔表达式（逻辑函数式）为
项目1 简单加法器电路设计与测试
F A B AB AB
符号“⊕”表示异或运算，即两个输入逻辑变量取值不同时Y=1， 即不同为“1”相同为“0”，异或运算用异或门电路来实现
其真值表如表1.6所示 其门电路的逻辑符号如图1.10所示
4 1111
（偶数个1）
1-1-2 复合门电路逻辑功能测试
项目1 简单加法器电路设计与测试
【知识扫描2】逻辑函数描述方法
逻辑函数描述的是输出变量和输入变量之间的因果关系
逻辑函数有5种表示形式：真值表、逻辑表达式、卡诺图、
逻辑图和波形图。只要知道其中一种表示形式，就可转换
为其它几种表示形式。
1-1-2 复合门电路逻辑功能测试
【知识扫描1】逻辑代数中的复合运算
2. 或非（NOR）运算
或非运算是先或运算后非运算 的组合。以二变量A、B为例，布尔 代数表达式为：
Y AB
其真值表如表1.5所示
项目1 简单加法器电路设计与测试
表1.5 或非逻辑真值表 输入 输出
A
BY
0
01
0
10
1
00
1
1. 与非（NAND）逻辑运算
与非运算是先与运算后非运算的组合。 以二变量为例，布尔代数表达式为：
Y A B 或Y AB
其真值表如表1.4所示
表1.4 与非逻辑真值表 输入 输出
A
BY
0
01
0
11
1
01
1
10
其逻辑规律服从“有0出1， A
全1才出0”
B
＆
Y
A B
Y
图1.7 与非门逻辑符号
A (B C) (A B) C
A(B C) AB AC
推论：当n个变量做异或运算
时，若有偶数个变量取“1” 时，则函数为“0”；若奇数 个变量取1时，则函数为1.
A A1 A1 A
A A0 A0 A
1-1-2 复合门电路逻辑功能测试
【知识扫描1】逻辑代数中的复合运算
4. 与非（NAND）逻辑运算
与非运算是先与运算后非运算的组合。 以二变量为例，布尔代数表达式为：
Y AB
其真值表如表1.4所示
1-1-2 复合门电路逻辑功能测试
【知识扫描1】逻辑代数中的复合运算
项目1 简单加法器电路设计与测试
上面介绍的“与”、“或”、“非”三种逻辑运算是数字电路 中最基本的逻辑运算，由这些基本的运算可以组成各种复杂的 逻辑运算。
A B
= YA B
Y
图1.11 同或门逻辑符号
表1.7 同或逻辑真值表 输入 输出
A
BY
0
01
0
10
1
00
1
11
1-1-2 复合门电路逻辑功能测试
项目1 简单加法器电路设计与测试
【器件认知】复合门电路的逻辑符号和集成电路管脚排列
14 -1-2 复合门电路逻辑功能测试
项目1 简单加法器电路设计与测试
数字电子技术
项目1 简单加法器电路设计与测试
项目1 简单加法器电路设计与测试
任务1-1 门电路逻辑功能测试
1.1.1 与、或、非基本门电路逻辑功能测试 1.1.2 复合门电路逻辑功能仿真测试 1.1.3 TTL和CMOS特殊门电路逻辑功能测试
(2课时) (4课时) （4课时）
任务1-2 两位加法器电路的设计与测试