数字电子技术基础全套课件
合集下载
数字电子技术基础教学课件PPT
小结
日常生活中使用十进制，但在计算机中基本上使用二进制， 有时也使用八进制或十六进制。利用权展开式可将任意进制数
常用的几种 BCD 码
十进 制数 8421 BCD码 2421 BCD码 5121 BCD码 余 3码 余3 循环码
0 1 2 3 4 5 6 7 8 9
0000 0001 0010 0011 0100 0101 0110 0111 1000 1001
0000 0001 0010 0011 0100 1011 1100 1101 1110 1111
注意：如无特别说明，本课程中的BCD码一概指组合的8421BCD码。
格雷码（Gray）
任意两个相邻码组之间只有一位码元不同（0和最大 数之间也只有一位不同），因此格雷码也称为循 环码；这种编码在形成和传输时不易出错。
比如：十进制3转换为4时，对应二进制的每一位变化，都会产
生很大的尖峰电流脉冲
上述编码方式是针对 “一位” 十进制数字而言的，一个多位的十进制数 与相应的8421BCD码之间的转换关系如下例所示： 3 0 9 1 十进制数：
对应的8421BCD码：
0011
0000
1001
0001
这样得到的BCD码在存放或处理时有两种格式： • 组合BCD码格式：每位十进制数字对应的BCD编码以四个二进制位来存放； （3091）10＝（0011 0000 1001 0001）BCD • 非组合BCD码格式：每位十进制数字对应的BCD编码以八个二进制位来存放， 其中低四位存放真正的BCD码，高四位根据具体应用的不同定义为不同的 值 —— 如无特殊要求，高四位通常为全0； （3091）10＝（00000011 00000000 00001001 00000001）BCD
数字电子技术PPT全套课件
A B C D A B C D A B C D A B C D
第1章 逻辑代数基础
1.2.3 逻辑代数的基本公式、常用公式和基本定理
八进制：由0、1…7八个数码组成，进位规则是逢八进一， 计数基数为8，其按权展开式为。 例如：
D k i 8i
1 0 -1 33 . 1 3 3 1 8 8 8 8
第1章 逻辑代数基础
十六进制：由0、1…9、A、B…F十六个数码组成，进位规 则是逢十六进一，计数基数为16，其按权展开式
逻辑函数：当输入变量取值确定之后，输出变量取值便随之 而定，输出变量和输入变量之间是一种函数关系。
逻辑函数的表示方法：逻辑真值表、逻辑函数式、逻辑图和 卡诺图。 1.逻辑函数的表示方法 （1）逻辑真值表：是由输出变量取值与对应的输入变量取 值所构成的表格。列写方法是： a) 找出输入、输出变量，并用相应的字母表示； b)逻辑赋值。 c)列真值表。
第1章 逻辑代数基础
[例1-1] 将函数式化成最小项和的形式。
解：
Y ABC BD ABC D
ABC D D A A B C C D ABC D ABC D ABC D ABC D ABCD ABC D ABCD ABC D m9 m8 m5 m7 m13 m15 m10 m5 , m7 , m8 , m9 , m10 , m13 , m15 m5,7,8,9,10,13,15
a)找出真值表中使函数值为1的输入变量取值；
b）每个输入变量取值都对应一个乘积项，变量取值为1，用 原变量表示，变量取值为0，用反变量表示。 c)将这些乘积项相加即可。
完整版数字电子技术基础全套课件 8
?
B2 B1 B0?
?? Y0 ? B2 B0
P
L
A 与 或 阵 列 图
l可编程“断开”单元：
编程实现断开状态。这
种单元又称为被编程擦
除单元。
可
固
编
定
程
不
连
连
接:
接:
连 接:
3.PLD的画法
P=ABD
P=0
Y=P1+P3+P4
互补输出的缓冲器
三态输出的缓冲器
4. PLD分类
可编程只读存储器
分类 PROM
PLA
PAL GAL
可编程逻 辑阵列
与阵列 固定
可编程 可编程 可编程
第八章
--可编程逻辑器件
教学要求
了解PLD产品的种类； 了解PLD器件的基本结构、分类、优 点及适用场合。
可编程逻辑器件（ PLD）
(Programmable Logic Device)
1. PLD的基本结构
输 入…
输 输入项 与
入
门
电
阵
与项
或 门
阵
或项
输
出 电…ຫໍສະໝຸດ 输 出路列
列
路
2.连接方式
l可编程“接通”单元： 它 依 靠 用 户编 程 来实 现“接通”连接。
可编程阵 列逻辑
或阵列 可编程 可编程 固定 固定
输出电路 固定 固定 固定 可组态
通用阵列逻辑
用PLA实现逻辑函数：
用ROM实现逻辑函数是基于该逻辑函数的 最 小项表达式 F=∑mi，而用PLA实现逻辑函数是基于 该逻辑函数的最简与或表达式 F= ∑Pi，所以用PLA 来实现逻辑函数比用 ROM实现逻辑函数更简单、 灵活。
数字电子技术基础全套课件提纲资料整理
§10.3.1 用门电路组成的单稳态触发器
单稳态触发器因为电路具有一个稳定状态 而得名。它由两个门电路、一个RC电路组成。 它的暂稳态通常都是靠RC电路的充、放电过 程来维持的，根据RC电路的不同接法，分为 微分型和积分型。
1
0
0
11 0
稳态
没有触发器电平时， vI为低电平，vO为低电 平，vO1为高电平。
1
00
1
1
稳态至暂稳态
当vI正跳变时，vO1由高到 低，vI2为低电平。于是vO为 高电平。即使vI 触发器信号 撤除，由于vO的作用，vO1仍 可为低电平。
脉冲宽度要窄
0
0
11 0
暂稳态至稳态
暂稳态期间，电源经电阻
R和门G1对电容C充电，vI2升 高，当vI2=VTH时，vO下降， vO1上升，但使vI2再次升高， 最终vO1=1，vO=0。
脉冲波形的 --产生和整形
教学内容
§10.1 概述 §10.2 施密特触发器 §10.3 单稳态触发器 §10.4 多谐振荡器 §10.5 555定时器及其应用
教学要求
一.重点掌握的内容：
(1)555定时器及其应用. (2)石英晶体多谐振荡器.
二.一般掌握的内容：
(1)施密特触发器、单稳态触发器、多谐振荡器的工 作特点和典型应用。 (2)施密特触发器、单稳态触发器输入电压与输出电 压之间的关系；多谐振荡器振荡周期的估算方法。
10.4 多谐振荡器
多谐振荡器又称无稳电路，主要用于产生各种 方波或时间脉冲信号。它是一种自激振荡器，在接 通电源之后，不需要外加触发信号，便能自动地产 生矩形脉冲波。由于矩形脉冲波中含有丰富的高次 谐波分量，所以习惯上又把矩形波振荡器称为多谐 振荡器。
【精品PPT】数字电子技术基础全套课件-2
与门的逻辑符号：
A
&
Y Ｙ＝Ａ•Ｂ
B
二、或逻辑（或运算）
或逻辑：当决定事件（Y）发生的各种条件A，B，
C，…)中，只要有一个或多个条件具备，事件（Y）
就发生。表达式为：Ｙ＝Ａ＋Ｂ＋Ｃ＋…
功真能 值表 表
A
开A关 A 开关BB
Y灯 Y
B E
断0开 断开0
0灭
Y
断0开 闭合1
1亮
闭1合 断开0
1亮
电路图
5、波形图→真值表
A
1111
0000
B
11
11
00
00
C 1111
00
Y 11
00 11
0
00 0
ABC Y 00 0 0 t 00 1 1 01 0 1 t 01 1 0 10 0 0 t 10 1 1 11 0 0 t 11 1 1
三、逻辑函数的两种标准形式
最小项:
在n变量逻辑函数中，若m为包含n个因子的乘 积项，而且这n个变量都以原变量或反变量的形式在 m 中出现，且仅出现一次，则这个乘积项m称为该 函数的一个标准积项，通常称为最小项。
闭1合 闭合1
1亮
两个开关只L要=A有B一个接通，灯 就会亮。逻辑表达式为：
Ｙ＝Ａ+Ｂ
实现或逻辑的电路称为或门。 或门的逻辑符号：
A
≥1
B
Y=A+B
三、非逻辑（非运算）
非逻辑：指的是逻辑的否定。当决定事件（Y）发生的
条件（A）满足时，事件不发生；条件不满足，事件反
而发生。表达式为：Y＝A′
真功能值表表
Y (((A B)C)D)C
应用反演定理应注意两点：
《数字电子技术基础》第六版--门电路-1117省名师优质课赛课获奖课件市赛课一等奖课件
S
D
B
不论D、S间有无电压， 均无法导通，不能导电
第 章 门电路
3.3.1 MOS管旳开关特征 以N沟道增强型为例研究通电情况：
数字电子技术基础 第六版
2、添加垂直电压VGS
形成电场G—B,把衬底中旳电子吸引 到上表面，除复合外，剩余旳电子在 上表面形成了N型层（反型层）为D、 S间旳导通提供了通道。
VGS(th)称为阈值电压(开启电压）
第 章 门电路
数字电子技术基础 第六版
3.3.1 MOS管旳开关特征
MOS管输入特征和输出特征
① 输入特征：直流电流为0，看进去有一种输入电 容CI，对动态有影响。
② 输出特征： iD = f (VDS) 相应不同旳VGS下得一族曲线 。
第 章 门电路
3.3.1 MOS管旳开关特征 输出特征曲线（分三个区域）
第 章 门电路
3.2.2 二极管或门 二极管构成旳门电路旳缺陷
• 电平有偏移 • 带负载能力差
数字电子技术基础 第六版
• 只用于IC内部电路
第 章 门电路
集成门电路
数字电子技术基础 第六版
集成门电路
双极型 TTL (Transistor-Transistor Logic Integrated Circuit)
第 章 门电路
数字电子技术基础 第六版
3.3.2 CMOS反相器旳电路构造和工作原理 三、输入噪声容限
噪声容限－－衡量门电路旳抗干扰能力。 噪声容限越大，表白电路抗干扰能力越强。
测试表白：CMOS电路噪声容限VNH=VNL＝30％VDD，且 随VDD旳增长而加大。所以能够经过提升VDD来提升噪声容限
第 章 门电路
半导体基础知识（2）
电子技术基础-数字部分康光华主编课件
自顶向下设计方法
从整体到局部，逐层细化，将复 杂系统分解为简单子系统。
自底向上设计方法
从局部到整体，先设计好底层模块， 再逐步向上集成。
IP核复用技术
利用已有的IP核（知识产权核）进 行系统设计，提高设计效率。
数字系统应用举例：交通信号灯控制系统
交通信号灯控制逻辑
01
根据交通规则和车流量情况，设计信号灯的控制逻辑。
硬件电路设计
02
包括信号灯驱动电路、传感器接口电路等。
软件编程实现
03
使用VHDL或Verilog等硬件描述语言进行编程实现。
数字系统应用举例：电子密码锁控制系统
密码锁控制逻辑
根据密码输入情况，控制锁的开 启或关闭。
硬件电路设计
包括键盘输入电路、显示电路、 锁控电路等。
软件编程实现
使用嵌入式C语言或汇编语言进 行编程实现。
课件按照教材的章节结构进行编排，包括数字电路基 础、组合逻辑电路、时序逻辑电路、半导体存储器、
可编程逻辑器件、数字系统等章节。
输标02入题
每章包括本章导读、知识点讲解、例题解析、习题练 习等部分，内容丰富、详实。
01
课件还提供了丰富的实验和实践内容，帮助学生更好 地掌握数字电路的知识和技能。
04
非易失性，即断电后数据不会丢失。
02 03
ROM的工作原理
ROM在制造过程中将信息以掩膜方式写入，用户只能读取不能修改。 根据写入方式的不同，ROM可分为掩膜ROM、可编程ROM （PROM）、可擦除可编程ROM（EPROM）等。
ROM的应用领域
ROM广泛应用于计算机启动程序、设备驱动程序、嵌入式系统等领域， 用于存储固定不变的信息。
从整体到局部，逐层细化，将复 杂系统分解为简单子系统。
自底向上设计方法
从局部到整体，先设计好底层模块， 再逐步向上集成。
IP核复用技术
利用已有的IP核（知识产权核）进 行系统设计，提高设计效率。
数字系统应用举例：交通信号灯控制系统
交通信号灯控制逻辑
01
根据交通规则和车流量情况，设计信号灯的控制逻辑。
硬件电路设计
02
包括信号灯驱动电路、传感器接口电路等。
软件编程实现
03
使用VHDL或Verilog等硬件描述语言进行编程实现。
数字系统应用举例：电子密码锁控制系统
密码锁控制逻辑
根据密码输入情况，控制锁的开 启或关闭。
硬件电路设计
包括键盘输入电路、显示电路、 锁控电路等。
软件编程实现
使用嵌入式C语言或汇编语言进 行编程实现。
课件按照教材的章节结构进行编排，包括数字电路基 础、组合逻辑电路、时序逻辑电路、半导体存储器、
可编程逻辑器件、数字系统等章节。
输标02入题
每章包括本章导读、知识点讲解、例题解析、习题练 习等部分，内容丰富、详实。
01
课件还提供了丰富的实验和实践内容，帮助学生更好 地掌握数字电路的知识和技能。
04
非易失性，即断电后数据不会丢失。
02 03
ROM的工作原理
ROM在制造过程中将信息以掩膜方式写入，用户只能读取不能修改。 根据写入方式的不同，ROM可分为掩膜ROM、可编程ROM （PROM）、可擦除可编程ROM（EPROM）等。
ROM的应用领域
ROM广泛应用于计算机启动程序、设备驱动程序、嵌入式系统等领域， 用于存储固定不变的信息。
《电子技术基础—数字电子技术》课件第3章
解 (1) 分析设计要求, 确定逻辑变量。 这是一个可完成一位二进制加法运算的电路, 设两个加数 分别为A和B, 输出和为S, 进位输出为C。 (2) 列真值表。 根据一位二进制加法运算规则及所确定 的逻辑变量, 可列出真值表如表3-5所示。 (3) 写逻辑表达式。
S AB AB A B
(3-7)
利用异或门组成的全加器如图3-7所示。
图3-7 全加器 (a) 逻辑图; (b) 逻辑符号
2. 多位加法器 多个1位二进制全加器的级联就可以实现多位加法运算。 根据级联方式, 可以分成串行进位加法器和超前进位加法器两 种。 图3-8 为由4个全加器构成的4位串行进位加法器。 这种 加法器的特点是： 低位全加器输出的进位信号依次加到相邻 高位全加器的进位输入端, 最低位的进位输入端接地, 同时每 一位的加法运算必须要等到低一位的进位产生以后才能进行, 因此, 串行进位加法器的运算速度较慢。
Y1 AB, Y3 AB, Y2 Y1 Y3
AB AB AB AB
(2) 列真值表。 真值表如表3-3所示。
(3) 分析功能。 此电路是一位数值比较器, 功能为 Y1=1： A＜B Y2=1： A=B Y3=1： A＞B
3.3 组合逻辑电路的设计
3.3.1 组合逻辑电路的设计方法 组合逻辑电路的设计可按以下步骤进行： (1) 分析设计要求, 确定逻辑变量, 在进行组合电路设计
来变换完成的, 加法器是实现加法运算的核心电路。 在例3-4 中, 我们已提到了在不考虑低位进位情况下完成一位二进制加 法运算的半加器。 而在进行多位二进制加法运算时, 必须考 虑低位的进位。
1. 全加器 将两个1位二进制数及低位进位数相加的电路称为全加器。 如设两个多位二进制数相加, 第i位上的两个加数分别为Ai、 Bi, 来自低位的进位为Ci－1, 本位和数为Si, 向高位的进位数为 Ci, 则全加器的运算规律如真值表3-6所示。
S AB AB A B
(3-7)
利用异或门组成的全加器如图3-7所示。
图3-7 全加器 (a) 逻辑图; (b) 逻辑符号
2. 多位加法器 多个1位二进制全加器的级联就可以实现多位加法运算。 根据级联方式, 可以分成串行进位加法器和超前进位加法器两 种。 图3-8 为由4个全加器构成的4位串行进位加法器。 这种 加法器的特点是： 低位全加器输出的进位信号依次加到相邻 高位全加器的进位输入端, 最低位的进位输入端接地, 同时每 一位的加法运算必须要等到低一位的进位产生以后才能进行, 因此, 串行进位加法器的运算速度较慢。
Y1 AB, Y3 AB, Y2 Y1 Y3
AB AB AB AB
(2) 列真值表。 真值表如表3-3所示。
(3) 分析功能。 此电路是一位数值比较器, 功能为 Y1=1： A＜B Y2=1： A=B Y3=1： A＞B
3.3 组合逻辑电路的设计
3.3.1 组合逻辑电路的设计方法 组合逻辑电路的设计可按以下步骤进行： (1) 分析设计要求, 确定逻辑变量, 在进行组合电路设计
来变换完成的, 加法器是实现加法运算的核心电路。 在例3-4 中, 我们已提到了在不考虑低位进位情况下完成一位二进制加 法运算的半加器。 而在进行多位二进制加法运算时, 必须考 虑低位的进位。
1. 全加器 将两个1位二进制数及低位进位数相加的电路称为全加器。 如设两个多位二进制数相加, 第i位上的两个加数分别为Ai、 Bi, 来自低位的进位为Ci－1, 本位和数为Si, 向高位的进位数为 Ci, 则全加器的运算规律如真值表3-6所示。