(完整版)数字电路实验模版
数电实验报告范文
数电实验报告范文实验名称：数字电路设计与实现实验目的：通过实验，掌握数字电路设计的基本原理和方法，并了解数字电路中常见的逻辑门的应用和性能特点，学会使用逻辑门组合构成各种数字电路，实现指定功能。
实验原理：1.逻辑门的基本原理与应用：逻辑门是数字电路中最基本，并且最重要的一类元件。
常见的逻辑门有与门、或门、非门，与非门、或非门、异或门等。
它们分别表示并、或、非、与非、或非、异或运算。
2.组合逻辑电路：由多个逻辑门组成的逻辑电路，称为组合逻辑电路。
在组合逻辑电路中，各个逻辑门输出与输入的关系是由逻辑门之间的位置和连接方式决定的。
实验仪器和材料：1.数字电路实验箱2.数字逻辑集成电路（例如74LS00、74LS02、74LS04等）3.连线实验步骤：1.实验前准备：将所需的74系列数字集成电路插入到数字电路实验箱的插槽中并连接好电源。
2.实验一：实现逻辑门的基本逻辑运算a.连接和经逻辑门74LS08，将A、B作为输入，将其输出接到LED指示灯上；b.依次给A、B输入不同的逻辑电平，观察输出结果，并记录下来；c.尝试连接其他逻辑门实现不同的逻辑运算，并观察其输出结果。
3.实验二：组合逻辑电路的设计a.根据实验需求，设计一个3输入与门电路；b.使用74LS08等逻辑门实现该电路；c.给输入端依次输入不同的逻辑电平，观察输出结果，并记录下来。
4.实验三：数字电路的简化和优化a.给定一个复杂的逻辑电路图，使用布尔代数等方法进行化简，寻找最简布尔方程；b.结合实际情况，将最简布尔方程转换为最简的逻辑电路图；c.根据设计的逻辑电路图，使用逻辑门组装出该电路，并验证其功能。
实验数据和结果：1.实验一结果：A，B，输:-------:，:-------:，:---------0，0，0，1，1，0，1，1，2.实验二结果：A，B，C，输:-------:，:-------:，:-------:，:--------0，0，0，0，0，1，0，1，0，0，1，1，1，0，0，1，0，1，1，1，0，1，1，1，3.实验三结果：（示例）原始布尔方程：F=A'B+AB'+AC+B'C最简化布尔方程：F=A⊕B⊕C逻辑电路图：实验结论：通过本次实验，我们学习到了逻辑门的基本原理、应用和各个逻辑门的特点。
数字电路仿真实验报告模板
数字逻辑与CPU 仿真实验报告姓名：班级：学号：仿真实验摘要：Multisim是Interactive Image Technologies公司推出的以Windows为基础的仿真工具，具有丰富的仿真分析能力。
本次仿真实验便是基于Multisim软件平台对数字逻辑电路的深入研究，包括了对组合逻辑电路、时序逻辑电路中各集成元件的功能仿真与验证、对各电路的功能分析以及自行设计等等。
一、组合逻辑电路的分析与设计1、实验目的（1）掌握用逻辑转换器进行逻辑电路分析与设计的方法。
（2）熟悉数字逻辑功能的显示方法以及单刀双掷开关的应用。
（3）熟悉字信号发生器、逻辑分析仪的使用方法。
2、实验内容和步骤（1）采用逻辑分析仪进行四舍五入电路的设计①运行Multisim，新建一个电路文件，保存为四舍五入电路设计。
②在仪表工具栏中跳出逻辑变换器XLC1。
图1-1 逻辑变换器以及其面板③双击图标XLC1，其出现面板如图1-1所示④依次点击输入变量，并分别列出实现四舍五入功能所对应的输出状态（点击输出依次得到0、1、x状态）。
⑤点击右侧不同的按钮，得到输出变量与输入变量之间的函数关系式、简化的表达式、电路图及非门实现的逻辑电路。
⑥记录不同的转换结果。
（2）分析图1-2所示代码转换电路的逻辑功能①运行Multisim，新建一个电路文件，保存为代码转换电路。
②从元器件库中选取所需元器件，放置在电路工作区。
•从TTL工具栏选取74LS83D放置在电路图编辑窗口中。
•从Source库取电源Vcc和数字地。
•从Indictors库选取字符显示器。
•从Basic库Switch按钮选取单刀双掷开关SPD1，双击开关，开关的键盘控制设置改为A。
后面同理，分别改为B、C、D。
图1-2 代码转换电路③将元件连接成图1-2所示的电路。
④闭合仿真开关，分别按键盘A、B、C、D改变输入变量状态，将显示器件的结果填入表1-1中。
⑤说明该电路的逻辑功能。
数电实验报告模板
数电实验报告模板计算机科学学院《数字电路》班级：2021级1班组成员：指导老师：日期：1.实验指导书有的内容全部弄下来2.实验过程及实验图实验报告3.实验数据4.实验总结实验4 时序电路一、实验目的1. 掌握常用时序电路分析，设计及测试方法。
2. 训练独立进行实验的技能。
二、实验仪器及材料料1．双踪示波器 2. Dais或XK实验仪3．器件 74LS73 双J－K触发器74LS174 双D触发器 74LS10 三输入三与非门三、实验内容1.异步二进制计数器⑴ 按图4－1接线一台一台 2片 1片 1片图4－1⑵ 由CP端输入单脉冲，测试并记录Q1~Q4端状态及波形。
⑶ 试将异步二进制加法计数改为减法计数，参考加法计数器，要求实验并记录。
四、具体步骤1、检测芯片2、链接芯片电路如图3、加法计数器Q4~Q1：００００→０００１→００１０→００１１→０１００→０１０１→０１１０→０１１１→１０００→１００１→１０１０→１０１１→１１００→１１０１→１１１０→１１１１→００００减法计数器：Q4~Q1：１１１１→１１１０→１１０１→１１００→１０１１→１０１０→１００１→１０００→０１１１→０１１０→０１０１→０１００→００１１→００１０→０００１→００００2．异步二一十进制加法计数器⑴ 按图4－2接线。
图4－2QA、QB、QC、QD四个输出端分别接发光二极管显示，复位端R接入单脉冲，CP接连续脉冲。
⑵ 在CP端接连续脉冲，观察CP、QA、QB、QC及QD的波形，并画出它们的波形。
⑶ 将图4－1改为一个异步二一十进制减法计数器，并画出CP、QA、QB、QC及QD的波形。
(4)、具体步骤 1、检测芯片 2、连接电路芯片如图3、波形图如下3. 自循环移位寄存器一环形计数器。
⑴ 按图4－3接线，将A、B、C、D置为1000，用单脉冲计数，记录各触发器状态。
图4－3改为连续脉冲计数，并将其中一个状态为“0”的触发器置为“1”（模拟干扰信号作用的结果），观察记数器能否正常工作。
《数字电路》实验报告
《数字电路》实验报告项目一逻辑状态测试笔的制作一、项目描述本项目制作的逻辑状态测试笔，由集成门电路芯片74HC00、发光二极管、电阻等元器件组成，项目相关知识点有：基本逻辑运算、基本门电路、集成逻辑门电路等；技能训练有：集成逻辑二、项目要求用集成门电路74HC00制作简易逻辑状态测试笔。
要求测试逻辑高电平时，红色发光二极管亮，测试逻辑低电平时绿色发光二极管亮。
三、原理框图四、主要部分的实现方案当测试探针A测得高电平时，VD1导通，三级管V发射级输出高电平，经G1反相后，输出低电平，发光二级管LED1导通发红光。
又因VD2截止，相当于G1输入端开路，呈高电平，输出低电平，G3输出高电平，绿色发光二级管LED2截止而不发光。
五、实验过程中遇到的问题及解决方法（1）LED灯不能亮：检查硬件电路有无接错；LED有无接反；LED有无烧坏。
（2）不能产生中断或中断效果：检查硬件电路有无接错；程序中有无中断入口或中断子程序。
（3）输入电压没有反应：数据原理图有没有连接正确，检查显示部分电路有无接错；4011逻辑门的输入端有无浮空。
六、心得体会第一次做的数字逻辑试验是逻辑状态测试笔，那时什么都还不太了解，听老师讲解完了之后也还不知道从何下手，看到前面的人都起先着手做了，心里很焦急可就是毫无头绪。
老师说要复制一些文件协助我们做试验（例如：试验报告模板、试验操作步骤、引脚等与试验有关的文件），还让我们先画原理图。
这时，关于试验要做什么心里才有了一个模糊的框架。
看到别人在拷贝文件自己又没有U盘只好等着借别人的用，当然在等的时候我也画完了逻辑测试笔的实操图。
后面几次都没有过，但最后真的发觉试验的次数多了，娴熟了，知道自己要做的是什么，明确了目标，了解了方向，其实也没有想象中那么困难。
七、元器件一逻辑状态测试笔电路八、附实物图项目二多数表决器电路设计与制作一、项目描述本项目是以组合逻辑电路的设计方法，用基本门电路的组合来完成具有多数表决功能的电路。
数字电路实验Multisim仿真完整版
数字电路实验M u l t i s i m仿真HEN system office room 【HEN16H-HENS2AHENS8Q8-HENH1688】实验一逻辑门电路一、与非门逻辑功能的测试74LS20（双四输入与非门）仿真结果二、门）三、与或非门逻辑功能的测试四、现路；一、分析半加器的逻辑功能二.74LS138接成四线-十六线译码器 00000001011110001111（2）用一片74LS153接成两位四选一数据选择器； （3）用一片74LS153一片74LS00和接成一位全加器（1）设计一个有A 、B 、C 三位代码输入的密码锁（假设密码是011），当输入密码正确时，锁被打开（Y 1=1），如果密码不符，电路发出报警信号（Y 2=1）。
以上四个小设计任做一个，多做不限。
还可以用门电路搭建实验三 触发器及触发器之间的转换1. D 触发器逻辑功能的测试(上升沿)2. JK 触发器功能测试（下降沿）Q=0Q=0略3. 思考题：（1）（2）（3）略实验四寄存器与计数器1.右移寄存器（74ls74 为上升沿有效）位异步二进制加法，减法计数器（74LS112 下降沿有效）也可以不加数码显示管3.设计性试验（1）74LS160设计7进制计数器（74LS160 是上升沿有效，且异步清零，同步置数）若采用异步清零：若采用同步置数：（2）74LS160设计7进制计数器略（3）24进制83进制注意：用74LS160与74LS197、74LS191是完全不一样的实验五 555定时器及其应用1.施密特触发器输入电压从零开始增加：输入电压从5V开始减小：2.单稳态触发器3.多谢振荡。
数电项目实验报告(3篇)
第1篇一、实验目的1. 理解数字电路的基本概念和组成原理。
2. 掌握常用数字电路的分析方法。
3. 培养动手能力和实验技能。
4. 提高对数字电路应用的认识。
二、实验器材1. 数字电路实验箱2. 数字信号发生器3. 示波器4. 短路线5. 电阻、电容等元器件6. 连接线三、实验原理数字电路是利用数字信号进行信息处理的电路，主要包括逻辑门、触发器、计数器、寄存器等基本单元。
本实验通过搭建简单的数字电路，验证其功能，并学习数字电路的分析方法。
四、实验内容及步骤1. 逻辑门实验（1）搭建与门、或门、非门等基本逻辑门电路。
（2）使用数字信号发生器产生不同逻辑电平的信号，通过示波器观察输出波形。
（3）分析输出波形，验证逻辑门电路的正确性。
2. 触发器实验（1）搭建D触发器、JK触发器、T触发器等基本触发器电路。
（2）使用数字信号发生器产生时钟信号，通过示波器观察触发器的输出波形。
（3）分析输出波形，验证触发器电路的正确性。
3. 计数器实验（1）搭建异步计数器、同步计数器等基本计数器电路。
（2）使用数字信号发生器产生时钟信号，通过示波器观察计数器的输出波形。
（3）分析输出波形，验证计数器电路的正确性。
4. 寄存器实验（1）搭建移位寄存器、同步寄存器等基本寄存器电路。
（2）使用数字信号发生器产生时钟信号和输入信号，通过示波器观察寄存器的输出波形。
（3）分析输出波形，验证寄存器电路的正确性。
五、实验结果与分析1. 逻辑门实验通过实验，验证了与门、或门、非门等基本逻辑门电路的正确性。
实验结果表明，当输入信号满足逻辑关系时，输出信号符合预期。
2. 触发器实验通过实验，验证了D触发器、JK触发器、T触发器等基本触发器电路的正确性。
实验结果表明，触发器电路能够根据输入信号和时钟信号产生稳定的输出波形。
3. 计数器实验通过实验，验证了异步计数器、同步计数器等基本计数器电路的正确性。
实验结果表明，计数器电路能够根据输入时钟信号进行计数，并输出相应的输出波形。
(完整版)数字电路实验模版
福建师范大学 物理与能源学院实验一 TTL 集成逻辑门 的逻辑功能与参数测试专业姓名 学号 时间 成绩一、实验目 的1．掌握 TTL 集成与非门 的逻辑功能和主要参数 的测试方法 2．掌握 TTL 器件 的使用规则3．进一步熟悉数字电路实验装置 的结构，基本功能和使用方法 二、实验设备与器件1．+5V 直流电源 2.逻辑电平开关 3．逻辑电平显示器4.直流数字电压表5．直流毫安表 三、实验内容6.直流微安表 7．74LS20×2、1K 、10K 电位器， 200Ω电阻器 (0.5W)在合适 的位置选取一个14P 插座，按定位标记插好74LS20集成块。
1.验证 TTL 集成与非门 74LS20 的逻辑功能按图 1－ 1接线，门 的四个输入端接逻辑开关输出插口，以提供“ 0”与“1”电平信号，开关向上，输出逻辑“ 1”，向下为逻辑“ 0”。
门 的输出端接由 LED 发光二极管组成 的逻辑电平显示器（又称0－1指示器） 的显示插口， LED 亮为逻辑“ 1 ”，不亮为逻辑“ 0”。
按表 1－1 的真值表逐个测试集成块中两个与非门 的逻辑功能。
74LS20有 4个输入端，有 16个最小项，在实际测试时，只要通过对输入 1111、0111、 1011、1101、1110五项进行检测就可判断其逻辑功能是否正常。
表 1－1输入 输出A nB nC 1 1 1 0 1n D n Y1Y21 0 1 1 11 1 0 1 11 1 1 1 02、74LS20主要参数的测试(1)分别按图 1－ 2接线并进行测试，将测试结果记入表1－ 2中。
(a) (b) (c) (d)图 1－2 (a)(b)(c)TTL表 1－2与非门静态参数测试电路图及(d)扇出系数测试图I CCL I CCH I iL I OL I OLN OI iL(mA) (mA) (mA) (mA)(2)接图 1－3接线，调节电位器 R，使 vW i 从 OV向高电平变化，逐点测量v i和 v 的对应值，O记入表 1－3中。
(完整word版)数电实验实验报告(Quartus)数码管循环显示
实验101、结果：同时显示012345代码：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY sweep ISPORT(clk,clr:IN STD_LOGIC; --clk输入时钟；clr状态清零a:OUT STD_LOGIC_VECTOR (6 DOWNTO 0); --输出数码管相同段sweep:OUT STD_LOGIC_VECTOR (5 DOWNTO 0) --输出cat（数码管选通控制信号）端);END sweep;ARCHITECTURE sweep_arch OF sweep ISSIGNAL sweep_arc:STD_LOGIC_VECTOR (5 DOWNTO 0); --声明内部信号（选通控制信号）SIGNAL b:STD_LOGIC_VECTOR (6 DOWNTO 0); --声明内部信号（相同段信号）BEGINPROCESS(sweep_arc)BEGINIF (clk'event and clk='1') THENIF clr='0' THEN --状态清零sweep_arc <="011111" ; b <="0000000";ELSEcase sweep_arc IS --选通控制信号WHEN"011111" => sweep_arc <="111110";WHEN"111110" => sweep_arc <="111101";WHEN"111101" => sweep_arc <="111011";WHEN"111011" => sweep_arc <="110111";WHEN"110111" => sweep_arc <="101111";WHEN"101111" => sweep_arc <="011111";WHEN OTHERS => sweep_arc <="011111";END CASE;CASE sweep_arc IS --相同段信号WHEN"011111" => b <="1011011";WHEN"101111" => b <="0110011";WHEN"110111" => b <="1111001";WHEN"111011" => b <="1101101";WHEN"111101" => b <="0110000";WHEN"111110" => b <="1111110";WHEN OTHERS => b <="0000000";END CASE;END IF;END IF;sweep<=sweep_arc;a<=b;END PROCESS;END;仿真：管脚：2、（1）结果：循环显示：012345—123450—234501—345012—450123—501234—012345代码：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY sweep2 ISPORT(clk:IN STD_LOGIC; --clk输入时钟sweep2:OUT STD_LOGIC_VECTOR(5 DOWNTO 0); --输出数码管相同段a:OUT STD_LOGIC_VECTOR(6 DOWNTO 0) --输出cat（数码管选通控制信号）端);END sweep2;ARCHITECTURE arc_sweep2 OF sweep2 ISSIGNAL number:INTEGER RANGE 0 TO 6; --状态声明（6种状态，7种状态值）SIGNAL n:INTEGER RANGE 0 TO 6; --声明数码管（6个管，7个值）SIGNAL flag:INTEGER RANGE 0 TO 50; --同一状态运行次数BEGINPROCESS(clk)BEGINIF (clk'event AND clk='1') THENIF n>5 THENn<=0;ELSE n<=n+1;flag<=flag+1;END IF;IF flag>20 THENflag<=0;number<=number+1;IF number>5 THENnumber<=0;END IF;CASE number ISWHEN 0=> --状态0，输出012345CASE n ISWHEN 0=>sweep2<="011111"; a<="1111110";WHEN 1=>sweep2<="101111"; a<="0110000";WHEN 2=>sweep2<="110111"; a<="1101101";WHEN 3=>sweep2<="111011"; a<="1111001";WHEN 4=>sweep2<="111101"; a<="0110011";WHEN 5=>sweep2<="111110"; a<="1011011";WHEN OTHERS=>sweep2<="111111";END CASE;WHEN 1=> ----状态1，输出123450 CASE n ISWHEN 0=>sweep2<="011111"; a<="0110000";WHEN 1=>sweep2<="101111"; a<="1101101";WHEN 2=>sweep2<="110111"; a<="1101101";WHEN 3=>sweep2<="111011"; a<="1111001";WHEN 4=>sweep2<="111101"; a<="0110011";WHEN 5=>sweep2<="111110"; a<="1111110";WHEN OTHERS=>sweep2<="111111";WHEN 2=> --状态2，输出234501 CASE n ISWHEN 0=>sweep2<="011111"; a<="1101101";WHEN 1=>sweep2<="101111"; a<="1111001";WHEN 2=>sweep2<="110111"; a<="0110011";WHEN 3=>sweep2<="111011"; a<="1011011";WHEN 4=>sweep2<="111101"; a<="1111110";WHEN 5=>sweep2<="111110"; a<="0110000";WHEN OTHERS=>sweep2<="111111";END CASE;WHEN 3=> --状态3，输出345012 CASE n ISWHEN 0=>sweep2<="011111"; a<="1111001";WHEN 1=>sweep2<="101111"; a<="0110011";WHEN 2=>sweep2<="110111"; a<="1011011";WHEN 3=>sweep2<="111011"; a<="1111110";WHEN 4=>sweep2<="111101"; a<="0110000";WHEN 5=>sweep2<="111110"; a<="1101101";WHEN OTHERS=>sweep2<="111111";END CASE;WHEN 4=> --状态4，输出450123 CASE n ISWHEN 0=>sweep2<="011111"; a<="0110011";WHEN 1=>sweep2<="101111"; a<="1011011";WHEN 2=>sweep2<="110111"; a<="1111110";WHEN 3=>sweep2<="111011"; a<="0110000";WHEN 4=>sweep2<="111101"; a<="1101101";WHEN 5=>sweep2<="111110"; a<="1111001";WHEN OTHERS=>sweep2<="111111";END CASE;WHEN 5=> --状态5，输出501234CASE n ISWHEN 0=>sweep2<="011111"; a<="1011011";WHEN 1=>sweep2<="101111"; a<="1111110";WHEN 2=>sweep2<="110111"; a<="0110000";WHEN 3=>sweep2<="111011"; a<="1101101";WHEN 4=>sweep2<="111101"; a<="1111001";WHEN 5=>sweep2<="111110"; a<="0110011";WHEN OTHERS=>sweep2<="111111";END CASE;WHEN OTHERS=>sweep2<="111111";END CASE;END IF;END PROCESS;END arc_sweep2;仿真：仿真时将循环次数改为1方便观察波形，共6种状态管脚：2、（2）结果：循环显示：012345—12345X—2345XX—345XXX—45XXXX —5XXXXX—XXXXXX—XXXXX0—XXXX01—XXX012—XX0123—X01234—012345代码：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY sweep3 ISPORT(clk:IN STD_LOGIC; --clk输入时钟sweep3:OUT STD_LOGIC_VECTOR(5 DOWNTO 0); --输出数码管相同段a:OUT STD_LOGIC_VECTOR(6 DOWNTO 0) --输出cat（数码管选通控制信号）端);END sweep3;ARCHITECTURE arc_sweep3 OF sweep3 ISSIGNAL number:INTEGER RANGE 0 TO 12; --状态声明（12种状态，13种状态值）SIGNAL n:INTEGER RANGE 0 TO 6; --声明数码管（6个管，7个值）SIGNAL flag:INTEGER RANGE 0 TO 50; --同一状态运行次数BEGINPROCESS(clk)BEGINIF clk'event AND clk='1' THENIF n>5 THENn<=0;ELSE n<=n+1;flag<=flag+1;END IF;IF flag>20 THENflag<=0;number<=number+1;END IF;IF number>11 THENnumber<=0;END IF;CASE number ISWHEN 0=> --状态0，输出012345 CASE n ISWHEN 0=>sweep3<="011111"; a<="1111110";WHEN 1=>sweep3<="101111"; a<="0110000";WHEN 2=>sweep3<="110111"; a<="1101101";WHEN 3=>sweep3<="111011"; a<="1111001";WHEN 4=>sweep3<="111101"; a<="0110011";WHEN 5=>sweep3<="111110"; a<="1011011";WHEN OTHERS=>sweep3<="111111";END CASE;WHEN 1=> --状态1，输出12345X CASE n ISWHEN 0=>sweep3<="011111"; a<="0110000";WHEN 1=>sweep3<="101111"; a<="1101101";WHEN 2=>sweep3<="110111"; a<="1101101";WHEN 3=>sweep3<="111011"; a<="1111001";WHEN 4=>sweep3<="111101"; a<="0110011";WHEN 5=>sweep3<="111111"; a<="1111110";WHEN OTHERS=>sweep3<="111111";END CASE;WHEN 2=> --状态2，输出2345XX CASE n ISWHEN 0=>sweep3<="011111"; a<="1101101";WHEN 2=>sweep3<="110111"; a<="0110011";WHEN 3=>sweep3<="111011"; a<="1011011";WHEN 4=>sweep3<="111111"; a<="1111110";WHEN 5=>sweep3<="111111"; a<="0110000";WHEN OTHERS=>sweep3<="111111";END CASE;WHEN 3=> --状态3，输出345XXX CASE n ISWHEN 0=>sweep3<="011111"; a<="1111001";WHEN 1=>sweep3<="101111"; a<="0110011";WHEN 2=>sweep3<="110111"; a<="1011011";WHEN 3=>sweep3<="111111"; a<="1111110";WHEN 4=>sweep3<="111111"; a<="0110000";WHEN 5=>sweep3<="111111"; a<="1101101";WHEN OTHERS=>sweep3<="111111";END CASE;WHEN 4=> --状态4，输出45XXXX CASE n ISWHEN 0=>sweep3<="011111"; a<="0110011";WHEN 1=>sweep3<="101111"; a<="1011011";WHEN 2=>sweep3<="111111"; a<="1111110";WHEN 3=>sweep3<="111111"; a<="0110000";WHEN 4=>sweep3<="111111"; a<="1101101";WHEN OTHERS=>sweep3<="111111";END CASE;WHEN 5=> --状态5，输出5XXXXX CASE n ISWHEN 0=>sweep3<="011111"; a<="1011011";WHEN 1=>sweep3<="111111"; a<="1111110";WHEN 2=>sweep3<="111111"; a<="0110000";WHEN 3=>sweep3<="111111"; a<="1101101";WHEN 4=>sweep3<="111111"; a<="1111001";WHEN 5=>sweep3<="111111"; a<="0110011";WHEN OTHERS=>sweep3<="111111";END CASE;WHEN 6=> --状态6，输出XXXXXX CASE n ISWHEN 0=>sweep3<="111111"; a<="1111110";WHEN 1=>sweep3<="111111"; a<="0110000";WHEN 2=>sweep3<="111111"; a<="1101101";WHEN 3=>sweep3<="111111"; a<="1111001";WHEN 4=>sweep3<="111111"; a<="0110011";WHEN 5=>sweep3<="111111"; a<="1011011";WHEN OTHERS=>sweep3<="111111";END CASE;WHEN 7=> --状态7，输出XXXXX0WHEN 1=>sweep3<="111111"; a<="1101101";WHEN 2=>sweep3<="111111"; a<="1101101";WHEN 3=>sweep3<="111111"; a<="1111001";WHEN 4=>sweep3<="111111"; a<="0110011";WHEN 5=>sweep3<="111110"; a<="1111110";WHEN OTHERS=>sweep3<="111111";END CASE;WHEN 8=> --状态8，输出XXXX01 CASE n ISWHEN 0=>sweep3<="111111"; a<="1101101";WHEN 1=>sweep3<="111111"; a<="1111001";WHEN 2=>sweep3<="111111"; a<="0110011";WHEN 3=>sweep3<="111111"; a<="1011011";WHEN 4=>sweep3<="111101"; a<="1111110";WHEN 5=>sweep3<="111110"; a<="0110000";WHEN OTHERS=>sweep3<="111111";END CASE;WHEN 9=> --状态9，输出XXX012 CASE n ISWHEN 0=>sweep3<="111111"; a<="1111001";WHEN 1=>sweep3<="111111"; a<="0110011";WHEN 2=>sweep3<="111111"; a<="1011011";WHEN 5=>sweep3<="111110"; a<="1101101";WHEN OTHERS=>sweep3<="111111";END CASE;WHEN 10=> --状态10，输出XX0123 CASE n ISWHEN 0=>sweep3<="111111"; a<="0110011";WHEN 1=>sweep3<="111111"; a<="1011011";WHEN 2=>sweep3<="110111"; a<="1111110";WHEN 3=>sweep3<="111011"; a<="0110000";WHEN 4=>sweep3<="111101"; a<="1101101";WHEN 5=>sweep3<="111110"; a<="1111001";WHEN OTHERS=>sweep3<="111111";END CASE;WHEN 11=> --状态11，输出X01234 CASE n ISWHEN 0=>sweep3<="111111"; a<="1011011";WHEN 1=>sweep3<="101111"; a<="1111110";WHEN 2=>sweep3<="110111"; a<="0110000";WHEN 3=>sweep3<="111011"; a<="1101101";WHEN 4=>sweep3<="111101"; a<="1111001";WHEN 5=>sweep3<="111110"; a<="0110011";WHEN OTHERS=>sweep3<="111111";WHEN OTHERS=>sweep3<="111111";END CASE;--END IF;END IF;END PROCESS;END arc_sweep3;仿真：仿真时将循环次数改为1方便观察波形，共12种状态管脚：。
数字电路实验基础教材(完整)
四．
EWB 模拟
按照图 1在EWB中画出74LS00内部结构电路，并以虚线框范围将其构造一个74LS00的子电路。 注意将二极管设置为SB350，三极管设置为ZTX694B。
1
数字电路实验
图 1 74LS00集成电路仿真电路
1 、主要 静态直流参 数 根据图 2 给出的参数测量电路图，搭试各电路，设置好各项测试条件，测量(计算)各个参数并 填写下表。
五．
思考题
1、TTL和CMOS门的输出端可以直接接电源或地么？为什么？ 2、CMOS门的输入端可以悬空么？为什么？ 3、TTL和CMOS门的开门、关门电平是什么？ 4、为什么本实验中的部分测量实验需要自行画出74LS00内部电路图来验证各个参数？ 5、 观察本实验中的74LS00子电路内部结构和教材上的电路图有什么样的差别？为什么要这样画？在 实际工业生产的74LS00中的二极管和三极管显然不是我们的子电路中所用的SB350二极管和ZTX694B 三极管，那么可以将二极管和三极管更换型号，或改变仿真参数，观察并比较测量结果。
参数 ICCL PON ICCH POFF IIL IIH VOH VOL 测试条件或计算公式 测量结果
2
数字电路实验
图 2 74LS00参数测量电路
另可将图 2 中的74LS00子电路模块用元件库里的74LS00宏器件或逻辑符号替代，测量并填写 对应参数。 2 、平均 延迟时间 tpd 参考图 3 搭试平均延迟时间tpd测量电路。测量周期并计算tpd。
四．
实验原理
TTL与非门的主要电参数介绍： ⑴导通电源电流ICCL：所有门输出为低时从电源吸收的电流。 ⑵截止电源电流ICCH：所有门输出为高时从电源吸收的电流。 以上两个参数反映了门电路对电源的要求。 ⑶低电平输入电流IIL：在一个输入端接低电平，其它输入端开路时，流向接地端的电流。前级 输出低电平时，后级门的IIL就是前级的灌电流负载。 ⑷高电平输入电流IIH：在一个输入端接高电平，其它输入端全接地时，流入该输入端的电流。 前级输出高电平时，后级门的IIH就是前级的拉电流负载。 ⑸扇出系数No：门电路可以驱动的同类门电路的最大个数，用以衡量电路带负载的能力，主要 由门的输入输出电流和功耗决定。 vO/V 是指输入与输出之间存在 ⑹平均传输延迟时间tpd： 的传输延迟，其值为导通延迟时间trd和截止延迟时间tfd 的平均值，即tpd = （ trd+ tfd ）/2，是表征与非门开关 速度的重要参数。 ⑺电压传输特性 电压传输特性是直观反映输出电压vO随输入电压 vI变化而变化的关系曲线，见图 1 ，从特性曲线图中 可以得到重要参数： 输出低电平电压VOL：与非门的所有输入端都接高 电平时的输出电平值。当输出端接有灌电流负载时，V OL 将上升，其允许最大值为 0.4V 。 输出高电平电压VOH：与非门有一个以上输入端接 vI/V 地或接低电平时的输出电平值。 当输出端接有拉电流负 图1 TTL与非门电压传输特性 载时，VOH 将下降，其允许最小值为 2.7V。 开门电平VON：是指保证输出为标准低电平 VSL(0.4V)时所允许的最小输入高电平值。一般VON≤1.8V。
数字电路实验报告
数字电路实验报告班级__________姓名___________学号___________________实验一 基本逻辑门电路的逻辑功能测试一、 实验目的熟悉几种常用门电路的逻辑功能，掌握其测试方法。
二、 实验仪器和器材直流稳压电源一台； 双踪示波器一台； 万用表一块；基本逻辑电路实验板一块，包括：74LS00 2输入四与非门、74LS32 2输入四或门、74LS04 六反相器 74LS86 2输入4异或门、发光二极管、导线若干。
三、 实验原理常用逻辑门电路的符号：&1≥=1与与非或或非非同或异或四、实验内容按图正确接线，并将测量结果填入表格。
1、非真值表：2、非－非真值表：3、与非真值表：4、与真值表：5、或真值表：6、或非真值表：7、异或真值表：8、同或真值表：附录：集成电路管脚图VGNDVGND1A1Y2A2Y3A3YVGNDVGND 1Y1A1B2A2B2Y1Y1A1B2A2B2Y1Y1A1B2A2B2Y数字电路实验报告班级__________姓名___________学号___________________ 实验二计数器与译码显示电路(选做) 五、实验目的1．了解计数器、译码器和数码管的逻辑功能。
2. 熟悉74LS161、74LS48和数码管各管脚功能。
3. 进一步掌握数字电路逻辑关系的检测方法。
六、实验仪器和器材直流稳压电源一台，双踪示波器一台，万用表一块，基本逻辑电路实验板一块，包括：74LS00 2输入四与非门、74LS161 4位二进制码计数器、74LS48 BCD－7段译码器、数码管、发光二极管、导线若干。
七、实验原理八、实验内容按图正确接线，并将测量结果填入表格。
一、电路逻辑关系检测利用开关将74LS161的CLK管脚多次间断接地，当管脚2每接地一次，用示波器测试74LS161的四个输出端Q3~Q0的电平同时观察数码管显示的数字，并将结果填入表中。
二、74LS161功能试验（1）异步置“0”功能：接好电源和地，将清除端接低电平，无论其他各输入端的状态如何，测试计数器的输出端。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
福建师范大学 物理与能源学院
实验一 TTL 集成逻辑门 的逻辑功能与参数测试
专业
姓名 学号 时间 成绩
一、实验目 的
1．掌握 TTL 集成与非门 的逻辑功能和主要参数 的测试方法 2．掌握 TTL 器件 的使用规则
3．进一步熟悉数字电路实验装置 的结构，基本功能和使用方法 二、实验设备与器件
1．+5V 直流电源 2.逻辑电平开关 3．逻辑电平显示器
4.直流数字电压表
5．直流毫安表 三、实验内容
6.
直流微安表 7．74LS20×2、1K 、10K 电位器， 200Ω电阻器 (0.5W)
在合适 的位置选取一个
14P 插座，按定位标记插好
74LS20集成块。
1.验证 TTL 集成与非门 74LS20 的逻辑功能
按图 1－ 1接线，门 的四个输入端接逻辑开关输出插口，以提供“ 0”与
“1”电平信号，开关向上，输出逻辑“ 1”，向下为逻辑“ 0”。
门 的输出端接由 LED 发光二
极管组成 的逻辑电平显示器（又称
0－1指示器） 的显示插口， LED 亮为逻辑“ 1 ”，不亮为
逻辑“ 0”。
按表 1－1 的真值表逐个测试集成块中两个与非门 的逻辑功能。
74LS20有 4个输
入端，有 16个最小项，在实际测试时，只要通过对输入 1111、0111、 1011、1101、1110
五项进行检测就可判断其逻辑功能是否正常。
表 1－1
输
入 输出
A n
B n
C 1 1 1 0 1
n D n Y
1
Y
2
1 0 1 1 1
1 1 0 1 1
1 1 1 1 0
2、74LS20主要参数的测试
(1)分别按图 1－ 2接线并进行测试，将测试结果记入表1－ 2中。
(a) (b) (c) (d)
图 1－2 (a)(b)(c)TTL
表 1－2
与非门静态参数测试电路图及(d)扇出系数测试图
I CCL I CCH I iL I OL I OL
N O
I iL
(mA) (mA) (mA) (mA)
(2)接图 1－3接线，调节电位器 R，使 v
W i 从 OV向高电平变化，逐点测量v i和 v 的对应值，
O
记入表 1－3中。
图 1－3传输特性测试电路
表 1－3
V
i
(V) 0 0.2 0.4 0.6 0.8 1.0 1.5 2.0 2.5 3.0 3.5 4.0 ⋯
V (V)
O
画出实测的电压传输特性曲线，并从中读出各有关参数值。
五、实验总结
实验二组合逻辑电路的设计与测试
专业姓名学号时间成绩一、实验目的
掌握组合逻辑电路的设计与测试方法掌握各中、小规模集成芯片正确使用二、实验原理. .
使用中、小规模集成电路来设计组合电路是最常见的逻辑电路设计方法。
设计组合电路的一般步骤是：
（1）根据设计任务的要求，画出真值表；
（2）用卡诺图或代数化简法求出最简的逻辑表达式；
（3）根据逻辑表达式，画出逻辑图，用标准器件构成电路；
（4）最后，用实验来验证设计的正确性。
三、实验设备与器材
1、数字电路实验箱 1台
2、数字万用表 1台
3、CC4011×2（ 74LS00）四 2输入与非门
5、CC4030（异或门）
4、74LS20×3双四输入与非门
四、实验内容
1.用 74LS20与非门设计一个四人表决器电路
卡诺图 :
.(少数服从多数原则 ,三人同意 ,才能通过 ). 画出实验原理图（注明所使用的芯片）
2.根据所给芯片，设计一个一位全加器，并画出电路原理图
五、实验总结
1.组合电路设计体会
实验三译码器及其应用
专业
姓名 学号 时间 成绩
一、实验目 的
1.掌握中规模集成译码器 的逻辑功能和使用方法
2.熟悉数码管 的使用 二、实验设备与器件
1、＋ 5V 直流电源
2、双踪示波器
3、连续脉冲源
4
、逻辑电平开关
5、逻辑电平显示器
6、拨码开关组 8、译码显示器 9、 74LS138×2 CC4511
三、实验内容
1. 74LS138译码器逻辑功能测试
将译码器使能端 S S S A A A 分别接至逻辑电平开关输出口，八个
、、
及地址端
1 、
2 、
3 2 1 0 Y Y 0依次连接在逻辑电平显示器 的八个输入口上，拨动逻辑电平开关，按表
7
输出端
3－
1逐项测试 74LS138 的逻辑功能。
表 3-1
输
入 输
出
S 2 +S 3
Y 0
Y
1
Y
2
Y 3
Y
4
Y
5
Y
6
Y 7
S 1 A 2 A 1 A 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 × 1
0 0 0 0 1 1 1 1 × 0 0 0 1 0 1 0 1 0 1 × 1 1 0 0 1 1 × ×
×
×
×
2.用 74LS138构成时序脉冲分配器
Y Y 7 的信号与 CP 输入信号同相。
时钟脉冲 CP 频率约为 10KHz ，要求分配器输出端 画出分配器 的实验电路，用示波器观察和记录在地址端 A 、A 、A 分别取 000～111共 8种
2 1 0
Y Y 7端 的输出波形，注意输出波形与
不同状态时
CP 输入波形之间 的相位关系。
3.用两片 74LS138组合成一个 4线— 16线译码器，并进行实验。
4.数据拨码开关 的使用（验证性）
将实验装置上 的四组拨码开关 的输出
A 、
B 、
C 、
D 分别接至 4组显示译码／驱动器
i i i i
CC4511 的对应输入口， LE 、 BI 、 LT 接至三个逻辑开关 的输出插口，接上 +5V 显示器 的电 “＋”与“－”键） LED 数码管显示 的
源，然后按功能实验手册中表
3－2输入 的要求揿动四个数码 的增减键（
和操作与 LE 、 BI 、 LT 对应 的三个逻辑开关，观测拨码盘上 的四位数与 对应数字是否一致，及译码显示是否正常。
实验四触发器及其应用
专业姓名学号时间成绩
一、实验目的
1.掌握基本 JK、D、T触发器的逻辑功能。
2.掌握集成触发器的使用方法和逻辑功能的测试方法。
3.熟悉触发器之间相互转换的方法。
二、实验仪器与器件
1.数字电路实验箱１台
2.双踪示波器１台
3.集成芯片 74LS74、74LS112、74LS00各 1片。
三、实验原理
触发器具有两个稳定状态,用以表示逻辑状态” 1”和” 0”,在一定的外界信号作用下 ,
,它具有记忆功能的二进制信息存储器件 ,是构成各种可从一个状态翻转到另一个稳定状态
时序电路的最基本逻辑单元。
四、实验内容
1.验证 JK触发器逻辑功能
采用 74LS112双 JK触发器 ,它是下降沿触发的边沿触发器引脚功能及逻辑符号
如图 1所示。
74LS112是具有双 JK触发器功能芯片。
图（１）
JK触发器状态方程为 :
n
设：初态为 Q，次态为 Q n+1
将下降沿触发的 JK逻辑功能测试结果与表1比较是否正确。
JK触发器逻辑功能测试表 6-1:
输入
①
输
⑤
出J ③K②Q n+1
④
⑥
(15)
1 0
1
0 ×
×
×
↓
×
×
×
×
×
×
1 1 0。