数字电子技术第六章
《数字电子技术 》课件第6章
图6.3 SRAM存储元
2. DRAM存储元 静态MOS管组成的存储元中管子数目较多， 不利于提 高集成度。 为了克服这些缺点， 人们利用大规模集成工艺， 研制出了动态DRAM。 DRAM存储信息的原理基于MOS管 栅极电容的电荷存储效应。 由于漏电流的存在， 电容上存储的信息不能长久保持， 因而必须定期给电容补 充电荷， 以免存储的信息丢失， 这种操作称为再生或刷新。
图6.5 随机读/写存储器位扩展方式
2. 字扩展方式 字扩展的方法是将地址线、 输出线对应连接, CS分别与译码器的输出端连接。 图6.6所示为4片256×8 RAM扩展为1024 ×8 RAM， 需要有10根地址输入线。
图6.6 随机读/写存储器字扩展方式
然而每片集成电路上的地址输入端只有8位(A0~A7)， 给出的地址范围全部是0～255， 无法区分4片中同样的地址 单元。 因此增加了两位地址代码A8、A9， 使地址代码增加 到10位， 才得到1024地址。 图6.6中通过2线-4线译码器选 择每片RAM的片选端CS， 当CS=0时， 该片被选中工作, 当 CS=1时， 该片RAM不工作， 从而实现了4片RAM轮流选通 工作。
3. 可擦除可编程只读存储器 可擦除可编程只读存储器(EPROM)不仅可以编程, 而且 写入的信息可以擦除， 从而再编入新的信息， 即可多次编 程。 因此熔丝结构、 二极管结构不能作为EPROM的编程单 元， 而应采用浮栅型MOS管。 编程时， 给写入“0”信息的 MOS管的浮栅充电； 若要擦除信息， 则以紫外光照射使浮 栅上所积累的电荷消失。
地址译码电路实现地址的选择。 在大容量的存储器中， 通常采用双译码结构， 即将输入地址分为行地址和列地址 两部分， 分别由行地址译码电路、 列地址译码电路译码。 行地址译码电路、 列地址译码电路的输出作为存储矩阵的 行地址选择线、 列地址选择线， 由它们共同确定欲选择的 地址单元。 地址单元的个数N与二进制地址码的位数 n满足关系式N=2n。 图6.2是一个1024×4位的RAM实例。
精品课件-数字电子技术-第6章
t ln X () X (0 )
X () X (t)
(6.1.2)
第6章 脉冲波形的产生与变换
6.2 施密特触发器
6.2.1 施密特触发器的特点
施密特触发器的主要特点如下：
(1) 施密特触发器具有两个稳定状态。
(2) 施密特触发器具有两个翻转电平，即对正向和反向
当ui从高电平逐渐下降，并且降到 只有0.7 V左右时， iC1开始减小，于是又出现了另一个正反馈过程：
从而使电路迅速返回V1截止、V2饱和导通的状态。
第6章 脉冲波形的产生与变换
同时，由于R3<R2，因而就使得施密特触发器存在回差电
压。如果用 U及 U分 别表示V1由截止变为导通时的输入电
压及V1由导通变为截止时的输入电压，则可得到电路的回差电 压为
增长的输入信号，电路的触发转换电平不同，电路具有回差特
性，如图6.2.1所示。回差电压为
ΔU=U+－U－
(6.2.1)
第6章 脉冲波形的产生与变换
(3) 在电路状态转换时，通过电路内部的正反馈过程使 输出波形的边沿变得很陡。
图 6.2.1 施密特触发器的回差特性
第6章 脉冲波形的产生与变换
6.2.2 门电路构成的施密特触发器 1. 结构及符号 图6.2.2(a)给出了一个用门电路构成的施密特触发器的
U U U
(6.2.5)
图6.2.5给出了7413的电压传输特性。
第6章 脉冲波形的产生与变换
图 6.2.5 集成施密特7413的电压传输特性
第6章 脉冲波形的产生与变换
第6章 脉冲波形的产生与变换
《数字电子技术--刘汉华》第6章 时序逻辑电路
0100 /1 /1
/0 1101
/0 1100
/C
1000
0111
0110
/0
/0
/0
能够自启动的时序电路。
0101
触发器的状态 时钟信号 输出
clk(clk0 ) Q3 Q2 Q1 Q0 clk3clk2 clk1 C
0 0000000 0
0001101 0
0 0 10 01 0 0
00111110 01000000 01011010 01100100 01111110 10000000 10011011 0 00 00 0 0 0
RD为清零端
此寄存器为并行输入/并行输出 方式。在CLK↑时，将D0 ～ D3 数据存入，与此前后的D状态 无关，而且由异步置零（清零） 功能。
图6.3.2
二 、移位寄存器 首先是寄存器，然后是移位。 1.由D触发器构成的4位移位寄存器（右移）： 电路如图6.3.3所示。
图6.3.3
分析： 驱动方程： 状态方程：
时序逻辑电路的分析： 给定时序电路
找出该电路的逻辑功能
即找出在输入和CLK作用下，电路的次态和输出。
步骤：
11（.. 写从也给就驱定是动的存方逻储程辑电路电中路每图个中触写发出器每输个入触信发号器的的逻驱辑动函方数程
式）；
2可2..把写以得状得到到态的每方驱个程动触方发程器代的入状相态应方触程发，器由的这特些性状方态程方中程，得就
状态用ql
q1表示。
部 输
原状态:
q l
…
q 1
入状
外
新状态： q … q*
态
l
1
三、描述其逻辑功能的方程组
变 量
数字电子技术基础-第六章_时序逻辑电路(完整版)
T0 1
行修改，在0000 时减“1”后跳变 T1 Q0 Q0(Q3Q2Q1)
为1001，然后按
二进制减法计数
就行了。T2 Q1Q0 Q1Q0 (Q1Q2Q3 )
T3 Q2Q1Q0
50
能自启动
47
•时序图 5
分 频
10 分 频c
0
t
48
器件实例：74 160
CLK RD LD EP ET 工作状态 X 0 X X X 置 0（异步） 1 0 X X 预置数（同步） X 1 1 0 1 保持（包括C） X 1 1 X 0 保持（C=0） 1 1 1 1 计数
49
②减法计数器
基本原理：对二进 制减法计数器进
——74LS193
异步置数 异步清零
44
（采用T’触发器，即T=1）
CLKi
CLKU
i 1
Qj
j0
CLKD
i 1
Qj
j0
CLK0 CLKU CLKD
CLK 2 CLKU Q1Q0 CLK DQ1Q0
45
2. 同步十进制计数器 ①加法计数器
基本原理：在四位二进制 计数器基础上修改，当计 到1001时，则下一个CLK 电路状态回到0000。
EP ET 工作状态
X 0 X X X 置 0（异步）
1 0 X X 预置数（同步）
X 1 1 0 1 保持（包括C）
X 1 1 X 0 保持（C=0）
1 1 1 1 计数
39
同步二进制减法计数器 原理：根据二进制减法运算 规则可知：在多位二进制数 末位减1，若第i位以下皆为 0时，则第i位应翻转。
Y Q2Q3
数字电子技术第6章 时序逻辑电路
RD—异步置0端（低电平有效） 1 DIR—右移串行输入 1 DIL—左移串行输入 S0、S1—控制端 1 D0D1 D2 D3—并行输入
《数字电子技术》多媒体课件
山东轻工业学院
4、扩展：两片74LS194A扩展一片8位双向移位寄存器
《数字电子技术》多媒体课件
山东轻工业学院
例6.3.1的电路 （P276) 74LS194功能 S1S0=00,保持 S1S0=01,右移 S1S0=10,左移 S1S0=11,并入
（5）状态转换图
《数字电子技术》多媒体课件
山东轻工业学院
小结
1、时序逻辑电路的特点、组成、分类及描述方法； 2、同步时序逻辑电路的分析方法； 课堂讨论： 6.1，6.4
《数字电子技术》多媒体课件
山东轻工业学院
6.3 若干常用的时序逻辑电路
寄存器和移位寄存器 时序 逻辑电路 计数器 顺序脉冲发生器 序列信号发生器
移位寄存器不仅具有存储功能，且还有移位功能。 可实现串、并行数据转换，数值运算以及数据处理。 所谓“移位”，就是将寄存器所存各位数据，在每个移 位脉冲的作用下，向左或向右移动一位。
2、类型： 根据移位方向，分成三种：
左移 寄存器 (a) 右移 寄存器 (b) 双向 移位 寄存器 (c)
《数字电子技术》多媒体课件
学习要求 ：
* *
自学掌握
1. 掌握寄存器和移位寄存器的概念并会使用； 2. 掌握计数器概念，熟练掌握中规模集成计数器74161 和74160的功能，熟练掌握用160及161设计任意进制计 数器的方法。
《数字电子技术》多媒体课件
山东轻工业学院
6.3.1寄存器和移位寄存器
一、寄存器
寄存器是计算机的主要部件之一， 它用来暂时存放数据或指令。
数字电子技术第三版第六章
3.获得脉冲的方法：
二、555 定时器
1. 电路组成
分压器
比较器
RS 触发器
输出 缓冲
晶体管 开关
+VCC
uO
TD
5 k
5 k
5 k
8
3
1
6
5
7
2
4
&
&
1
uD
2. 基本功能
+VCC
uO
TDLeabharlann 5 k5 k5 k
8
3
1
6
5
7
2
4
&
&
1
uD
CO
TH
TR
0
UOL
饱和
>2VCC/3
1 1 1
UOL
>VCC/3
饱和
<2VCC/3
>VCC/3
不变
不变
<2VCC/3
<VCC/3
UOH
截止
0
1
1
0
UTH
uo
TD的状态
U
R
3. 555 定时器的外引脚
双极型 （TTL） 电源: 4.5 16V
555
1 2 3 4
8 7 6 5
单极型 （CMOS） 电源: 3 18V 带负载能力强。
主要用途：把变化缓慢的信号波形整形为边沿陡峭的 矩形波。
Q Q
L H H L L
（二） 占空比可调电路
6
2
7
8
4
1
5
3
555
R1
C
+
《数字电子技术》课件第六章
Q1nQ2n Q3n
C Q3n
根据方程可得出状态迁移表， 如表 6－1 所示， 再由 表得状态迁移图， 如图 6－2 所示。 由此得出该计数器为 五进制递增计数器， 具有自校正能力(又称自启动能力)。
所谓自启动能力， 指当电源合上后， 无论处于何种状 态， 均能自动进入有效计数循环; 否则称其无自启动能力。
J 3 Q1nQ2n
___ ___
次态方程和时钟方程为 Q1n1 Q3n Q1n
___
Q2n1 Q2n
K3 1 CP1 CP CP2 CP1
___
Q3n1 Q1nQ2n Q3n
CP3 CP
由于各触发器仅在其时钟脉冲的下降沿动作，其余 时刻均处于保持状态，故在列电路的状态真值表时必须 注意。
(1) 当现态为000时，代入Q1和Q3的次态方程中，可
知在CP作用下Qn+1=1,
Q n 1 3
0
，
由于此时CP2=Q1,
Q1由
0→1 产生一个上升沿，用符号↑表示，故Q2处于保持状
态， 即 Q2n1 Q2n 0 。 其次态为 001。
(2)
当现态为
001
时，
Q n1 1
0,
Q n1 3
0
，此
z Q1n
(2) 列出状态真值表。 假定一个现态， 代入上述次态方程中得相应的次态， 逐个假定列表表示即得相应的状态真值表， 如表 6－3 所示。
(3) 画出状态迁移图。 由状态真值表可得出相应的状态图， 如图 6－8 所示。
图 6-8 例 3 状态迁移图
(4) 画出给定输入x序列的时序图。 根据给出的x序列， 由状态迁移关系可得出相应的次 态和输出。 如现态为 00， 当x=1 时， 其次态为 01， 输出 为0； 然后将该节拍的次态作为下一节拍的现态， 根据输 入x和状态迁移关系得出相应的次态和输出， 即 01 作为第 二节拍的现态。 当x=0 时， 次态为 11， 输出为 0， 如此 作出给定x序列的全部状态迁移关系， 如下所示， 其箭头 表明将该节拍的次态作为下一节拍的现态。
【2024版】精品课件-数字电子技术(第三版)(刘守义)-第6章
第6章 寄 存 器
2. 所谓可编程分频器是指分频器的分频比可以受程序控制。 在现代通信系统与控制系统中，可编程分频器得到广泛的应 用。 下面以图6.10的实际电路为例， 介绍利用移位寄存器 实现可编程分频的基本思路。
(2) 并行加载数据。 断开电源， 将S0、 S1置11（都接 高电平）， 将D0~D3置1010； 接通电源， 此时， 发光二极 管均不亮， 送出一个单脉冲， 观察发光二极管的亮、 灭情 况。如果操作准确， 发光二极管的亮、 灭指示Q0~Q3的数据 为1010， 说明D0~D3的数据已加载到输出端， 此时再改变输 入端的数据， 输出数据不变。
第6章 寄 存 器 实训6 寄 存 器
6.1 寄存器的功能与使用方法 6.2 寄存器应用实例 6.3 寄存器集成电路简介
第6章 寄 存 器
实训6 1. （1） 了解寄存器的基本功能。 （2） 学会寄存器的使用方法。 （3） 熟悉寄存器的一般应用。 （4） 进一步掌握数字电路逻辑关系的检测方法。
第6章 寄 存 器
第6章 寄 存 器
当A、 B的数据(即74LS194 S0、 S1端的数据)为01时， 数据右移； 第一个时钟脉冲过后， 74LS194（1）DSR端的数 据1移位至Q0端， 其他Q端的0均依次右移， 各输出端的数据 如表6.1的第2行数据所示； 此后， 随着时钟脉冲的到来， 发光二极管自左至右一个个点亮， 第8个脉冲以后， 全部二 极管均点亮, 此时， DSR端的数据变为0， 随着后续脉冲的到 来， 发光二极管自左至右一个个熄灭。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
习 题一、填空题1. 寄存器可以分为基本寄存器和移位寄存器两种。
2. 74LS161是具有同步置数、异步清零、保持和计数4种功能。
3. 时序逻辑电路输出信号的特点可以分为Mealy 型和Moore 型。
4. 计数器按内部触发器是否同时翻转可以分为同步计数器和异步计数器。
5. 计数器按计数增减趋势不同 可以分为加法计数器、减法计数器和可逆计数器。
6. 用n 个D 触发器构成的环形计数器，其有效循环中状态数为n 个。
7. 用n 个D 触发器构成的扭环形计数器，其有效循环中状态数为2n 个。
8. 用4位二进制加法计数器计数，最多可以计15个脉冲信号。
9. 要使8位代码全部串行移入8位寄存器中，需要串行输入8个移位脉冲。
10. 4位同步并行输入寄存器输入一个新的4位数据需要1个移位脉冲信号。
二、分析与设计题1. 分析题图6.1所示时序逻辑电路的逻辑功能，要求写出电路的驱动方程、状态方程和输出方程，画出状态转换图，说明能否自启动。
Y题图6.1解：该电路为同步时序逻辑电路，驱动方程为nnn nn Q K Q Q J Q K J Q K J 33213122311'======特性方程为n n 1Q K''JQ +=+n Q状态方程为'Q Q ''Q Q 'K 'Q J Q ''Q Q 'K 'Q J Q 'Q 'Q 'K 'Q J n321n 33n 321n 33n 3313n21n 21n 22n 2212n13n 13n 11n 1111n n n n n n n n n n n n Q Q Q Q Q Q Q Q Q Q Q Q =+=+=+=+=+=+=+++输出方程为n Q Y3=状态转换表为画出状态转换图如图能自启动。
2. 分析题图6.2所示时序逻辑电路的逻辑功能，要求写出电路的驱动方程、状态方程和输出方程，画出状态转换图，说明能否自启动。
3题图6.2解：该电路为异步时序逻辑电路，驱动方程为111332211======K J K J K J特性方程为n n 1Q K''JQ +=+n Q，三个触发器均为下降沿触发的器件，实现翻转功能状态方程为'Q 'Q 'Q n 313n 212n111===+++n n n Q Q Q由于该电路无输出端，故无输出方程画出状态转换图如图321Q Q Q /Y能自启动。
3. 画出题图6.3所示时序逻辑电路的状态转换表和状态转换图，并分别说明A =0和A =1时电路的逻辑功能。
题图6.3解：该电路时同步时序逻辑电路，下降沿触发。
驱动方程为nnnQK AQJ AQ K A J 1212211)''(====特性方程为n n 1Q K''JQ +=+n Q 状态方程为n 2n 1n 2n 1n 22n 22122n 1n 12n 1n 11n 1111Q'Q 'Q Q Q 'K 'Q J ''Q Q ''Q Q 'K 'Q J +=+=+=+=+=++A QAQ A AQ A Q n nn n状态转换表为画出状态转换图如图A=1A=0时是不能自启动的1进制计数器；A=1时是能自启动的三进制计数器。
4. 分析题图6.4所示的计数器在X=0和X=1时分别为几进制计数器。
1题图6.4解：该计数器利用置数法实现N进制。
当X=0时，DCBA为0010，当计数到1010时符合置数条件，将同步置数为0010，所以计数范围为0010-1010，为9进制计数器。
当X=1时，DCBA为1000，当计数到1010时符合置数条件，将同步置数为1000，所以计数范围为1000-1010，为3进制计数器。
5. 分析题图6.5所示的计数器为几进制计数器。
解：由于CP2与Q1相连，同时计数脉冲从从CP1输入、从Q D输出。
则得到十进制计数器。
Q4Q3Q2Q1从0000开始计数时，此时0102R R⋅=0且9192S S⋅=0时，计数器在输入计数脉冲的下降沿进行计数。
当计数到1000时，即0102R R⋅=1且9192S S⋅=0时，计数器被异步置0。
所以计数范围为0000-0111，为8进制计数器。
6. 用双向移位寄存器74LS194和必要的门电路构成十二进制加法计数器。
解：M=12时，n=6，用两片74LS194构成妞环形计数器实现。
S17. 用JK触发器和必要的门电路构成同步十一进制加法计数器。
1Q 2Q 3Q 4Q题图6.5解：因为十一进制计数器必须有11个不同的电路状态，所以需要用4个触发器组成。
可画出电路状态Q 4Q 3Q 2Q 1的状态图和对应的卡诺图。
输出为C 。
/C4321Q Q Q Q画出卡诺图如图。
43n nQ Q 21n n Q Q 0001111000010001/00010/00100/00011/00101/00110/00111/01000/011101001/01010/0××××/×××××/×××××/×××××/×××××/×0000/1的卡诺图C Q Q Q Q n /1234+43n nQ Q 21n nQ Q 00011110000100000001111011×××××的卡诺图14+n Q000111100001001011101110×××××43nn Q Q 21n nQ Q 的卡诺图13+n Q43n n Q Q 21n nQ Q 0001111000010101011011101×××××的卡诺图12+n Q43n n Q Q21n n Q Q 0001111000011001101011101×××××的卡诺图11+n Q43n nQ Q 21n nQ Q 000111100001000000001110×××××1的卡诺图C从卡诺图写出电路的状态方程得到n n n n n n n n n n n n n n n n n n n n n n n n n n n n n n n n n n n n n n n n n n n n n Q C Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q 2n 4114n 2141n 211214n 211241n 212n 3123121231n 32n 313n42n 4123n 41232n 4n 4n 41232n 41232n 414Q 0')''Q (''''Q '''Q '''Q )Q ''('''Q 'Q Q ''Q 'Q 'Q )'Q Q ('Q 'Q =++=+=+=+=++=++=+=+=++=+=++++将上式与JK 触发器的特性表达式n n n Q K JQ Q''1+=+对照，即可得到驱动方程为n nn n nnn n n nn n n Q C K Q J Q Q K Q J Q Q K Q Q J Q K Q Q Q J 2n 414n 2114212123123241234Q 1''Q ==+=+======根据驱动方程画出电路图略。
将无效状态带入状态方程计算，说明电路能自启动8. 用T 触发器和必要的门电路构成十三进制减法计数器。
提示：先利用T 触发器构成十六进制减法计数器，然后再用反馈清零法或置数法构成十三进制计数器。
具体求解过程不再给出。
9. 试分别用74LS161的异步清零和同步置数功能构成十进制计数器。
解：异步清零和同步置数功能构成十进制计数器如图A B C DA B C D10. 试用74LS194设计一个5位环形计数器，要求电路能够自启动。
答案略11. 用两片74LS290构成二十四进制计数器。
解：CP1输入计数脉冲为5进制计数器，利用图示连法，器件计数到24时实现异步清零，所以技术范围为0-23，为24进制计数器。
5432112. 试用两片74LS160和必要的门电路构成三十一进制的加法计数器。
解：由于31是一个不能分解的素数，所以必须采用整体置数或整体置零的连接方式。
若采用整体置数法，则应先将两片按同步连接方式接成10×10=100进制计数器，然后用电路计为30的状态译出LD’=0信号，如图所示，这样在电路从零状态开始计数，计入31个脉冲后将返回全零状态，形成三十一进制计数器。
13. 用同步十进制计数器74LS160和8选1数据选择器74LS151设计一个计数器型序列信号发生器，产生周期性序列信号010*******。
解：选用74160，可列出在CLK连续作用下计数器状态Q3Q2Q1Q0与要求产生的输出Z 之间关系的真值表，如表所示。
选用8选1数据选择器，则它的输出逻辑式可写为)()()()()()()()(0127'01260'125'0'12401'23'01'220'1'21'0'1'20A A A D A A A D A A A D A A A D A A A D A A A D A A A D A A A D Y +++++++=由真值表写出Z 的表达式，并化成与上式对应的形式则得到)().(0)()().(0).(0).(1).(0012'3'0120'12'3'0'12'301'2'01'20'1'2'0'1'2Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Z +++++++=令1,,0,,,1'37546320001122===========D Q D D D D D D D Q A Q A Q A ，则数据选择器的输出Y 即所求之Z 。