集成电路设计基础 第一章 集成电路设计概述(殷瑞祥)
集成电路的设计基础
13
版图几何设计规则
N阱设计规则示意图
2019/11/13
《集成电路设计基础》
14
版图几何设计规则
P+、N+有源区相关的设计规则列表
编号 描 述
尺
寸
目的与作用
2.1
P+、N+有源区宽度
3.5
保证器件尺寸，减少窄沟道效
应
2.2
P+、N+有源区间距
3.5
减少寄生效应
2019/11/13
《集成电路设计基础》
2019/11/13
《集成电路设计基础》
9
版图几何设计规则
• 有几种方法可以用来描述设计规则。 其中包括：
＊以微米分辨率来规定的微米规则 ＊以特征尺寸为基准的λ规则
2019/11/13
《集成电路设计基础》
10
版图几何设计规则
层次
人们把设计过程抽象成若干易 于处理的概念性版图层次，这些层 次代表线路转换成硅芯片时所必需 的掩模图形。
（4）布线层选择。
2019/11/13
《集成电路设计基础》
38
布线规则
2019/11/13
《集成电路设计基础》
39
5 版图设计及版图验证
版图设计一般包括：
基本元器件版图设计 布局和布线 版图分析与检验
2019/11/13
《集成电路设计基础》
40
版图设计及版图验证
版图的构成
版图由多种基本的几何图形所构成。 常见的几何图形有：
《集成电路设计基础》
49
半定制标准单元示意图
抽象图是把版图中与布局布线有关的图 形信息抽出来而删去其他信息所形成的 图形。 其中包括：单元的边界、电源线、地线、 N阱、硅栅、输入/输出的脚（PIN）等以 及其他必要的信息。
【精品课件】集成电路设计基础
IE E
注意：
αFIF αRIR
C A
n B
p
n A’
E NPN管
虽然NPN晶体管常被设想为在两个N沟层之间夹着一个 P型区的对称型三层结构。但与MOS器件不同的是：集电 区与发射区这两个电极不能互换。
改进的EM模型
Cbc
B RB Cbe
C
RC
Cjs
I bc BR I be
BF
Ibe- Ibc
RE
L0－版图上几何沟道长度，L0－2 LD＝L为有效沟道长度 ；
γ φ φ VTH－阈值电压：V T H V T 0 2 F V S B 2 F
MOS1模型器件工作特性
（2）饱和区 当VGS>VTH，VDS>VGS－VTH，MOS管工作在饱和区。 电流方程为：
λ ID SK 2 PL 0 W 2L DV G SV T H 21V DS
（3）两个衬底PN结 两个衬底结中的电流可用类似二极管的公式来模拟。
MOS1模型衬底PN结电流公式
G
+
+
CGB
rS
CGS VGS -
S +
CBS
-
VGD
I DS
-
-
-
VBS
V BD
+
+
CGD rD
D
CBD
当VBS<0时
IBS
qISS kT
VBS
当VBS>0时
IBSISSexpqkVB TS1
B
当VBD<0时 当VBD>0时
MOS器件二阶效应
（5）沟道长度调制效应 当VDS增大时，MOS管的漏端沟道被夹断并进入饱和，
第1章集成电路设计导论
1、微电子（集成电路）技术概述 2、集成电路设计步骤及方法
1
集成电路设计步骤
➢ “自底向上”（Bottom-up）
“自底向上”的设计路线，即自工艺开始，先进行单元设 计，在精心设计好各单元后逐步向上进行功能块、子系统 设计直至最终完成整个系统设计。在模拟IC和较简单的数 字IC设计中，大多仍采用“自底向上”的设计方法 。
5
半定制方法
半定制的设计方法分为： 门阵列（GA：Gate Array）法； 门海（GS：Sea of Gates）法； 标准单元（SC: Standard Cell）法； 积木块（BB：Building Block Layout）； 可编程逻辑器件（PLD：Programmable Logic Device)设计法。
标准单元法也存在不足：பைடு நூலகம்
(1) 原始投资大：单元库的开发需要投入大量的人力物力；当工艺变化时， 单元的修改工作需要付出相当大的代价，因而如何建立一个在比较长的时 间内能适应技术发展的单元库是一个突出问题。 (2) 成本较高：由于掩膜版需要全部定制，芯片的加工也要经过全过程，因 而成本较高。只有芯片产量达到某一定额(几万至十几万)，其成本才可接受。
不满足 后仿真
满足
VLS流I数片、字封I装C、的测设试 计流图
功能要求
系统建模 （Matlab等）
不满足 电路仿真
满足 手工设计
版图 不满足
后仿真 满足
模流拟片、IC封的装、设测计试 流图
3
集成电路设计方法
➢ 全定制方法（Full-Custom Design Approach） ➢ 半定制方法（Semi-Custom Design Approach）
集成电路设计基础
集成电路设计基础1. 引言集成电路设计是现代电子工程领域中的重要一环。
它涉及到将多个电子元件（如晶体管、电容器和电阻器等）集成在同一个硅片上，从而实现更高级别的电子功能。
本文将介绍集成电路设计的基础知识，包括集成电路的分类、设计流程以及常用的设计工具等。
2. 集成电路的分类根据集成度的不同，集成电路可以分为三种类型：小规模集成电路（LSI）、中规模集成电路（MSI）和大规模集成电路（LSI）。
LSI通常包括10个以上的门电路，MSI则包括数十个门电路，而LSI包含了成千上万个门电路。
此外，根据功能的不同，集成电路可以分为模拟集成电路和数字集成电路。
模拟集成电路是利用模拟信号进行信息处理，而数字集成电路是利用数字信号进行信息处理。
3. 集成电路设计流程集成电路的设计通常包括以下几个步骤：3.1 需求分析在设计集成电路之前，首先需要明确设计的目标和需求。
这包括确定电路的功能、性能指标以及工作环境等。
3.2 电路设计在电路设计阶段，需要根据需求分析的结果设计出符合要求的电路结构。
这包括选择适当的电子元件、确定元件的连接方式以及设计电路的布局等。
3.3 电路模拟在电路模拟阶段，使用模拟电路仿真工具对设计的电路进行模拟。
通过模拟可以评估电路的性能指标，如增益、带宽和功耗等。
3.4 电路布局与布线在电路布局与布线阶段，需要设计电路的物理结构以及元件之间的连接方式。
这包括确定电路的尺寸、排列顺序以及设计布线的路径等。
3.5 校准与测试在校准与测试阶段，需要对设计的集成电路进行校准和测试。
这包括检查电路的功能和性能指标是否满足需求，并对电路进行调整和优化。
4. 集成电路设计工具集成电路设计通常使用专门的设计工具来辅助完成。
常用的集成电路设计工具包括：•电路设计工具：如Cadence、Mentor Graphics等，用于设计电路的原理图和逻辑图。
•电路仿真工具：如Spice、HSPICE等，用于对设计的电路进行模拟和验证。
《集成电路概述》 讲义
《集成电路概述》讲义一、什么是集成电路集成电路，简单来说，就是把大量的电子元件，比如晶体管、电阻、电容等等，集成在一个小小的芯片上。
它就像是一个超级迷你的电子城市，各种电子元件就是城市里的建筑和设施，通过精细的线路连接在一起，协同工作，完成各种复杂的任务。
集成电路的出现，是电子技术发展的一个重要里程碑。
在集成电路之前，电子设备往往体积庞大、耗能高、性能不稳定。
而集成电路的出现，极大地改变了这一局面，让电子设备变得更小、更节能、更可靠、性能更强。
二、集成电路的发展历程集成电路的发展可以追溯到上世纪 50 年代。
1958 年，杰克·基尔比发明了第一块集成电路。
最初的集成电路，集成的元件数量非常少，功能也很简单。
但随着技术的不断进步，集成电路的集成度越来越高，从最初的小规模集成电路（SSI），发展到中规模集成电路（MSI）、大规模集成电路（LSI）、超大规模集成电路（VLSI），再到现在的特大规模集成电路（ULSI）。
在这个发展过程中，制造工艺不断改进。
从早期的微米级工艺，到现在的纳米级工艺，芯片上能够容纳的元件数量呈指数级增长。
同时，设计技术也在不断创新，从最初的手工设计，到现在的自动化设计工具，大大提高了设计效率和质量。
三、集成电路的制造工艺集成电路的制造是一个非常复杂和精细的过程，需要经过多个步骤。
首先是设计环节。
设计师们使用专门的软件，根据产品的需求，设计出芯片的电路图。
然后是制造环节。
这包括晶圆制备、光刻、蚀刻、离子注入、薄膜沉积等一系列工艺。
晶圆就像是一块大饼，制造过程就是在这块大饼上雕刻出各种电子元件和线路。
光刻是其中非常关键的一步。
它就像是在晶圆上进行精细的“绘画”，通过光线和特殊的光刻胶，将电路图“印”在晶圆上。
蚀刻则是把不需要的部分去除，留下需要的线路和元件。
离子注入用于改变晶圆的电学特性，薄膜沉积则是在晶圆表面形成各种薄膜，如绝缘层、导电层等。
最后是封装测试环节。
制造好的芯片要进行封装，保护芯片并提供与外部连接的接口，然后进行各种测试，确保芯片的性能和质量符合要求。
集成电路的设计基础42页PPT文档
（1）设计步骤：①～⑤（见P153）
（2）设计原则：根据电路和管子参数选择尺寸和图 形，不满足时要再作修改。
（3）常用的几种晶体管图形如下： ① 单基极条图形（适合于高频小功率管） ② 双基极条图形（适合于输出管） ③ 基极和集电极引线孔都是马蹄形结构 ④ 发射极和集电极引线孔是马蹄形结构 ⑤ 梳形结构
• 对同类晶体管 • 对横向PNP晶体管 • 对电阻 • PN结隔离沟接最低电位
– 在以上原则划分下，综合考虑，灵活划分。22Fra bibliotek04.2020
《集成电路设计基础》
7
双极型晶体管版图设计
• 几何对称设计 • 热对称设计 • 图形尺寸选择原则
22.04.2020
《集成电路设计基础》
8
几何对称设计
• 模拟电路为避免“失调”（失调电压和 失调电流）产生，在版图设计上采用 “几何对称设计”。
22.04.2020
《集成电路设计基础》
5
双极型晶体管版图设计
• 划分隔离区：
– 集成电路里的晶体管、二极管、电阻元件是制作在 同一半导体衬底基片上的，由于它们所处的电位各 不相同，因此必须进行电性能隔离。最后用铝线互 连来构成功能电路。
22.04.2020
《集成电路设计基础》
6
隔离区的划分原则
由图可见，当多晶硅穿过有源区时，就形成了
一个管子。在图中当多晶硅穿过N扩散区时，形
成NMOS，当多晶硅穿过P扩散区时，形成PMOS。
表示栅极g
表示栅极g
s
Wd
s
d
d
s
L
表示源极和漏极的
n型扩散区
表示源极和漏极的 p型扩散区
集成电路设计
集成电路设计在现代电子设备中，集成电路（Integrated Circuit，简称IC）在各个领域扮演着至关重要的角色。
从计算机到智能手机，从汽车电子到医疗设备，集成电路的应用无处不在。
而集成电路的设计是实现这些应用的基础。
一、集成电路设计的概述集成电路设计是指将电子元器件和电路功能集成在一个芯片上的过程。
通过将上千个甚至上百万个晶体管、电容、电阻等器件集成在一个芯片上，实现了电子设备的迷你化、优化化和高性能。
集成电路设计分为几个关键步骤，如需求分析、电路设计、模拟与数字仿真、版图设计和制造等。
每个步骤都需要经过严密的测试和验证，以确保设计的成功和满足特定应用的需求。
二、集成电路设计的分类根据集成度的不同，集成电路设计可以分为三大类，分别是小规模集成电路（SSI），中规模集成电路（MSI）和大规模集成电路（LSI）。
小规模集成电路一般包含几十个到上百个器件，主要应用于数字电路的设计。
中规模集成电路通常包含几百个到上千个器件，更常用于存储器芯片和逻辑门电路的设计。
大规模集成电路则包含上万个器件，广泛应用于微处理器和通信芯片等复杂系统的设计。
三、集成电路设计工具集成电路设计离不开专业的设计工具，其中最常见和流行的是EDA （Electronic Design Automation）软件。
EDA软件提供了包括电路仿真、版图设计、验证和测试等在内的一系列功能和工具。
常见的EDA软件包括Cadence、Synopsys和Mentor Graphics等。
这些工具使得设计师能够更高效、更准确地完成集成电路设计任务，并极大地提高了设计的可靠性和稳定性。
四、集成电路设计的挑战与发展趋势集成电路设计面临着一系列的挑战。
随着集成度的提高和器件尺寸的缩小，电路设计需要更高的精度和更强的稳定性。
此外，功耗和散热问题也是设计过程中需要考虑的重点。
另外，集成电路设计还需要与系统级设计相结合，以实现更好的整体性能和功能。
未来，随着新材料和新工艺的引入，集成电路设计将突破更多的技术瓶颈，实现更高的性能和功能。
集成电路设计基础
集成电路设计基础集成电路设计是现代电子技术中的重要组成部分，它涉及到电路设计、布局、布线、仿真、验证等多个环节。
本文将从集成电路设计的基础知识入手，介绍一些常用的设计方法和流程。
一、集成电路设计的基本概念集成电路是将多个电子元器件集成在一块芯片上的电路。
它的设计过程主要包括逻辑设计和物理设计两个阶段。
逻辑设计是指根据电路的功能要求，使用逻辑门和触发器等基本逻辑单元，设计出满足特定功能的逻辑电路。
物理设计则是将逻辑电路映射到实际的物理布局上，包括芯片的布局、布线和电路的优化等。
二、集成电路设计的方法1. 逻辑设计方法逻辑设计是集成电路设计的第一步，它决定了电路的功能和性能。
常用的逻辑设计方法包括门级逻辑设计、寄存器传输级（RTL）设计和行为级设计等。
门级逻辑设计是指将逻辑电路表示为逻辑门的组合，可以使用与、或、非等基本逻辑门进行逻辑运算。
寄存器传输级设计则是将逻辑电路表示为寄存器和数据传输器的组合，它可以更直观地描述电路的数据流动。
行为级设计是指使用高级语言（如Verilog、VHDL等）描述电路的功能和行为。
2. 物理设计方法物理设计是将逻辑电路映射到实际的物理布局上，其目标是在满足电路功能和性能要求的前提下，尽可能减小电路的面积和功耗。
物理设计的主要步骤包括芯片的布局、布线和电路的优化。
芯片的布局是指将电路的各个逻辑单元按照一定的规则放置在芯片上，以满足电路的连接要求和良好的电路布局。
布线是指将逻辑单元之间的连线完成，使其能够正常传递信号。
布线的目标是尽量减小连线的长度和延迟，提高电路的运行速度。
电路的优化是指对布局和布线进行进一步的优化，以减小芯片的面积和功耗。
常用的优化方法包括逻辑优化、时钟树优化和功耗优化等。
三、集成电路设计的流程集成电路设计的流程一般包括需求分析、逻辑设计、验证、物理设计和后端流程等多个阶段。
需求分析阶段是确定电路的功能和性能要求，以及电路的输入输出特性等。
逻辑设计阶段是根据需求分析的结果，设计出满足功能和性能要求的逻辑电路。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
• 集成电路的特征尺寸：
• 130nm→90nm→60nm→45nm→30nm→?量子效应 费用急剧增加 数十万甚至上 百万美元！ • 集成电路光刻
1.1 集成电路（IC）的发展
第一章 集成电路设计概述
1.2 当前国际集成电路 技术发展趋势
1.2 当前国际集成电路技术发展趋势 #1
CMOS工艺做出了主时钟达2GHz的CPU ；
>10Gbit/s的高速电路和>6GHz的射频电路；
• 集成电路复杂度不断增加，系统芯片或称芯片系统 SoC(System-on-Chip)成为开发目标； • 设计能力落后于工艺制造能力； • 电路设计、工艺制造、封装的分立运行为发展无生
产线(Fabless)和无芯片(Chipless)集成电路设计提供
• 电路规模：SSISOC； • 晶圆的尺寸增加, 当前的主流晶圆的尺寸为8英寸, 正在向12英寸晶圆迈进； • 集成电路的规模不断提高, 最先进的CPU(P-IV)已 超过4000万晶体管, DRAM已达Gb规模；
1.2 当前国际集成电路技术发展趋势
1.2 当前国际集成电路技术发展趋势 #3
• 集成电路的速度不断提高, 人们已经用0.13 m
VLSI 104 ~ 106 103 ~ 105 1980 16-32bit MCU
ULSI 106 ~ 107 105 ~ 106 1990
GSI >107 >106 2000 P3 CPU
SoC
>5×10
7
10 ~ 102 1966 计数器 加法器
>5×106 2003 P4 CPU
DSP
1.1 集成电路（IC）的发展
单片集成电路晶体管数
1.1 集成电路（IC）的发展
特征尺寸
人类头发丝
变形虫 红血球细胞
艾滋病毒
巴克球
1.1 集成电路（IC）的发展
电源电压
1.1 集成电路（IC）的发展
平均每个晶体管价格
1.1 集成电路（IC）的发展
摩尔定律还能维持多久？
• 经过30多年，集成电路产业的发展证实了摩尔定律的
集成电路设计基础
第一章 集成电路设计概述
华南理工大学 电子与信息学院 广州集成电路设计中心 殷瑞祥 教授
第一章 集成电路设计概述
1.1 集成电路（IC）的发展
集成电路（IC）的发展
• IC——Integrated Circuit；
• 集成电路是电路的单芯片实现；
• 集成电路是微电子技术的核心；
元件 连线 I/O
1.1 集成电路（IC）的发展
单个芯片上的晶体管数
600 500
晶体管数（ M）
400 300 200 100 0 1997 1999 2001 2003 2006 2009 晶体管数
1.1 集成电路（IC）的发展
集成电路芯片面积
700
芯片面积（平方毫米）
600 500 400 300 200 100 0 1997 1999 2001 2003 2006 2009 芯片面积
1.3 无生产线集成电路设计技术
Fabless and Foundry: Definition
• What is Fabless? IC Design based on foundries, i.e. IC Design unit without any process owned by itself. • What is Foundry? IC manufactory purely supporting fabless IC designers, i.e. IC manufactory without any IC design entity of itself.
1959年7月， 美国Fairchild 公司的Noyce发明第一
块单片集成电路：
利用二氧化硅膜制成平面晶体管， 用淀积在二氧化硅膜上和二氧化硅膜密接在一起的
导电膜作为元器件间的电连接(布线)。
这是单片集成电路的雏形，是与现在的硅集成电路
直接有关的发明。将平面技术、照相腐蚀和布线技
术组合起来，获得大量生产集成电路的可能性。
DRAM容量
晶体管数量(M) 芯片尺寸(mm2) 时钟频率(MHz) 金属层数 最低供电电压 (V) 最大硅片直径 (mm)
1.1 集成电路（IC）的发展
集成电路工艺特征尺寸
0.3
特征尺寸（微米）
0.25 0.2 0.15 0.1 0.05 0 1997 1999 2001 2003 2006 2009 工艺尺寸
1.3 无生产线集成电路设计技术
Relation of F&F(无生产线与代工的关系)
Design kits
①
Foundry
Fabless
Internet
②
Layout
设计单位
Chip
③
代工单位
1.3 无生产线集成电路设计技术
Relation of FICD&VICM&Foundry
FICD 1
集成电路的发展
1990年代以后, 工艺从亚微米(0.5到1微米)→深亚微米(小于 0.5m)→超深亚微米(小于0.25 m ，目前已经到了0.06 m) 发展。其主要特点：
• • • • • 特征尺寸越来越小（最小的MOS管栅长或者连线宽度） 芯片尺寸越来越大（die size） 单片上的晶体管数越来越多 时钟速度越来越快 电源电压越来越低
应用电路系统
工艺加工
单片半导体材料
1.1 集成电路（IC）的发展
晶体管的发明
• 1946年1月，Bell实验室正式成立半导体研究小组：
W. Schokley，J. Bardeen、W. H. Brattain
• Bardeen提出了表面态理论， Schokley给出了实现
放大器的基本设想，Brattain设计了实验； • 1947年12月23日，第一次观测到了具有放大作用的 晶体管； • 1947年12月23日第一个点接触式NPN Ge晶体管
2003
0.13 4G 76 430 1600 7 1.2-1.5 300 12吋
2006
0.10 16G 200 520 2000 7～8 0.9-1.2 300 12吋
2009
0.07 64G 520 620 2500 8～9 0.6-0.9 450 18吋
2012
0.01 256G 1400 750 3000 9 0.5-0.6 450 18吋
• 后人对摩尔定律加以扩展： 集成电路的发展每三年 – – – –
工艺升级一代； 集成度翻二番； 特征线宽约缩小30％左右； 逻辑电路（以CPU为代表）的工作频率提高约30％。
1.1 集成电路（IC）的发展
Intel公司CPU发展
1.1 集成电路（IC）的发展
Intel公司CPU发展
Year of introduction 4004 1971 8008 1972 8080 1974 8086 1978 286 1982 386 1985 486DX 1989 Pentium® 1993 Pentium II 1997 Pentium III 1999 Pentium 4 2000 Transistors 2,250 2,500 5,000 29,000 120,000 275,000 1,180,000 3,100,000 7,500,000 24,000,000 42,000,000
关心工艺线
12 英 寸 (300mm) 0.09 微 米 是 目 前
量产最先进的
CMOS工艺线
1.2 当前国际集成电路技术发展趋势
1.2 当前国际集成电路技术发展趋势 #2
• 特征尺寸：微米亚微米深亚微米，目前的主
流工艺是0.35、0.25和0.18 m，0.15和 0.13m已开
始走向规模化生产；
1.1 集成电路（IC）的发展
集成电路的发展水平的标志
• IC加工工艺的特征尺寸
(MOS晶体管的最小栅长、最小金属线宽)
• 集成度
（元件/芯片） • 生产IC所用的硅片的直径 （6、8、12英寸） • 芯片的速度
(时钟频率)
1.1 集成电路（IC）的发展
集成电路的发展
• 小规模集成（SSI）→中规模集成（MSI）→大规
•
•
布线层数越来越多
I/O引线越来越多
1.1 集成电路（IC）的发展
集成电路发展规划（1997）
年份
最小线宽 (mm）
1997
0.25 256M 11 300 750 6 1.8-2.5 200 8吋
1999
0.18 1G 21 340 1200 6～7 1.5-1.8 300 12吋
2001
0.15 1G~4G 40 385 1400 7 1.2-1.5 300 12吋
了条件，为微电子领域发展知识经济提供了条件.
1.2 当前国际集成电路技术发展趋势
第一章 集成电路设计概述
1.3
无生产线集成电路设计技术
Fabless IC Design Technique
IDM与Fabless集成电路实现
• 集成电路发展的前三十年中，设计、制造和封装都 是集中在半导体生产厂家内进行的，称之为一体化 制造 (IDM，Integrated Device Manufacture)的集 成电路实现模式。 • 近十年以来，电路设计、工艺制造和封装开始分立 运行，这为发展无生产线（Fabless）集成电路设 计提供了条件，为微电子领域发展知识经济提供了 条件。
(Clair Kilby)为首的研究小组研制出了世界上第一 块集成电路，并于1959年公布了该结果。 锗衬底上形成台面双极晶体管和电阻，总共12个器 件，用超声焊接引线将器件连起来。