电子封装材料、封图
17种元器件PCB封装图鉴大全，值得收藏！
17种元器件PCB封装图鉴大全，值得收藏！器件封装的构建是PCB设计中的一个重要环节，小小的一个错误很可能导致整个板子都不能工作以及工期的严重延误。
常规器件的封装库一般CAD工具都有自带，也可以从器件原厂的设计文档、参考设计源图中获取。
封装名称与图形如下No.1晶体管No.2晶振No.3电感No.4接插件No.5Discrete ComponentsNo.6晶体管No.7可变电容No.8数码管No.9可调电阻No.10电阻No.11排阻No.12继电器No.13开关No.14跳线No.15集成电路No.161.5mmBGANo.171mmBGA1.27BGA良好合格的一个器件封装，应该需要满足以下几个条件：1、设计的焊盘，应能满足目标器件脚位的长、宽和间距的尺寸要求。
特别是要注意：器件引脚本身产生的尺寸误差，在设计时要考虑进去--- 特别是精密、细节的器件和接插件。
不然，有可能会导致不同批次来料的同型号器件，有时候焊接加工良率高，有时候却发生大的生产品质问题！因此，焊盘的兼容性设计(合适、通用于多数大厂家的器件焊盘尺寸设计），是很重要的!关于这一点，最简单的要求和检验方法就是：把实物的目标器件放到PCB板的焊盘上进行观察，如果器件的每个引脚都处在相应的焊盘区域里。
那这个焊盘的封装设计，基本上是没有多大问题。
反之，如果部分引脚不在焊盘里，那就不太好。
2、设计的焊盘，应该有明显的方向标识，最好是通用、易辨别的方向极性标识。
不然，在没有合格的PCBA实物样品做参考的时候，第三方（SMT工厂或私人外包）来做焊接加工，就容易发生极性焊反，焊错的问题！3、设计的焊盘，应该能符合具体那个PCB线路厂本身的加工参数、要求和工艺。
比如，能设计的焊盘线大小、线间距、字符长宽是多少等等。
如果PCB尺寸较大，建议大家按市面流行、通用的PCB工厂的工艺进行设计，以因品质或商业合作问题而发生更换PCB供应商的时候，可选择的PCB厂家太少而耽搁了生产进度。
几种封装形式(配图)
一直对IC贴片封装的具体名字搞不清楚，就知道是贴片的，再问我具体的，我就傻眼了。
今天决定，彻底扫盲一下。
(1)SOP(2)LQFP(现在低频最常见的一种了吧)(3)PLCC(4)QFN(5)BGA一、SOPSOP也是一种很常见的元件封装形式，始于70年代末期。
sop封装示意图由1980 年代以前的通孔插装(PTH)型态，主流产品为DIP(Dual In-Line Package)，进展至1980 年代以SMT(Surface Mount Technology)技术衍生出的SOP(Small Out-Line Package)、SOJ(Small Out-LineJ-Lead)、PLCC(Plastic Leaded Chip Carrier)、QFP(Quad Flat Package)封装方式，在IC 功能及I/O 脚数逐渐增加后，1997 年Intel 率先由QFP 封装方式更新为BGA(Ball Grid Array，球脚数组矩阵)封装方式，除此之外，近期主流的封装方式有CSP(Chip Scale Package 芯片级封装)及Flip Chip(覆晶)。
SOP封装的应用范围很广，而且以后逐渐派生出SOJ（J型引脚小外形封装）、TSOP（薄小外形封装）、VSOP（甚小外形封装）、SSOP（缩小型SOP）、TSSOP（薄的缩小型SOP）及SOT（小外形晶体管）、SOIC（小外形集成电路）等在集成电路中都起到了举足轻重的作用。
像主板的频率发生器就是采用的SOP 封装。
二、LQFP(现在低频最常见的一种了吧)LQFP也就是薄型QFP（Low-profile Quad Flat Package）指封装本体厚度为1.4mm的QFP，是日本电子机械工业会根据制定的新QFP外形规格所用的名称。
下面介绍下QFP封装：这种技术的中文含义叫方型扁平式封装技术（Plastic Quad Flat Package），该技术实现的CPU芯片引脚之间距离很小，管脚很细，一般大规模或超大规模集成电路采用这种封装形式，其引脚数一般都在100以上。
电子元器件封装集结(含图)
电子元器件封装大全下图网站：/orignal/51c80db5451b072aad134&690芯片封装技术知多少前言我们经常听说某某芯片采用什么什么的封装方式，在我们的电脑中，存在着各种各样不同处理芯片，那么，它们又是是采用何种封装形式呢？并且这些封装形式又有什么样的技术特点以及优越性呢？那么就请看看下面的这篇文章，将为你介绍个中芯片封装形式的特点和优点。
一、DIP双列直插式封装DIP(DualIn－line Package)是指采用双列直插形式封装的集成电路芯片，绝大多数中小规模集成电路(IC)均采用这种封装形式，其引脚数一般不超过100个。
采用DIP封装的CPU芯片有两排引脚，需要插入到具有DIP结构的芯片插座上。
当然，也可以直接插在有相同焊孔数和几何排列的电路板上进行焊接。
DIP封装的芯片在从芯片插座上插拔时应特别小心，以免损坏引脚。
DIP封装具有以下特点：1.适合在PCB(印刷电路板)上穿孔焊接，操作方便。
2.芯片面积与封装面积之间的比值较大，故体积也较大。
Intel系列CPU中8088就采用这种封装形式，缓存(Cache)和早期的内存芯片也是这种封装形式。
二、QFP塑料方型扁平式封装和PFP塑料扁平组件式封装QFP（Plastic Quad Flat Package）封装的芯片引脚之间距离很小，管脚很细，一般大规模或超大型集成电路都采用这种封装形式，其引脚数一般在100个以上。
用这种形式封装的芯片必须采用SMD（表面安装设备技术）将芯片与主板焊接起来。
采用SMD 安装的芯片不必在主板上打孔，一般在主板表面上有设计好的相应管脚的焊点。
将芯片各脚对准相应的焊点，即可实现与主板的焊接。
用这种方法焊上去的芯片，如果不用专用工具是很难拆卸下来的。
PFP（Plastic Flat Package）方式封装的芯片与QFP方式基本相同。
唯一的区别是QFP一般为正方形，而PFP既可以是正方形，也可以是长方形。
常用PCB封装图解
常用集成电路芯片封装图doc文档可能在WAP端浏览体验不佳。
建议您优先选择TXT，或下载源文件到本机查看。
PCB 元件库命名规则2.1 集成电路（直插）用DIP-引脚数量+尾缀来表示双列直插封装尾缀有N 和W 两种,用来表示器件的体宽N 为体窄的封装，体宽300mil,引脚间距2.54mm W 为体宽的封装, 体宽600mil,引脚间距 2.54mm 如：DIP-16N 表示的是体宽300mil,引脚间距2.54mm 的16 引脚窄体双列直插封装 2.2 集成电路（贴片）用SO-引脚数量+尾缀表示小外形贴片封装尾缀有N、M 和W 三种,用来表示器件的体宽N为体窄的封装，体宽150mil,引脚间距 1.27mm M 为介于N 和W 之间的封装，体宽208mil,引脚间距1.27mm W 为体宽的封装, 体宽300mil,引脚间距 1.27mm 如：SO-16N 表示的是体宽150mil，引脚间距1.27mm 的16 引脚的小外形贴片封装若SO 前面跟M 则表示为微形封装，体宽118mil,引脚间距0.65mm 2.3 电阻 2.3.1 SMD 贴片电阻命名方法为：封装+R 如：1812R 表示封装大小为1812 的电阻封装2.3.2 碳膜电阻命名方法为：R-封装如：R-AXIAL0.6 表示焊盘间距为0.6 英寸的电阻封装 2.3.3 水泥电阻命名方法为：R-型号如：R-SQP5W 表示功率为5W 的水泥电阻封装 2.4 电容 2.4.1 无极性电容和钽电容命名方法为：封装+C 如：6032C 表示封装为6032 的电容封装 2.4.2 SMT 独石电容命名方法为：RAD+引脚间距如：RAD0.2 表示的是引脚间距为200mil 的SMT 独石电容封装 2.4.3 电解电容命名方法为：RB+引脚间距/外径如：RB.2/.4 表示引脚间距为200mil, 外径为400mil 的电解电容封装 2.5 二极管整流器件命名方法按照元件实际封装，其中BAT54 和1N4148 封装为1N4148 2.6 晶体管命名方法按照元件实际封装，其中SOT-23Q 封装的加了Q 以区别集成电路的SOT-23 封装，另外几个场效应管为了调用元件不致出错用元件名作为封装名 2.7 晶振HC-49S,HC-49U 为表贴封装，AT26,AT38 为圆柱封装，数字表规格尺寸如：AT26 表示外径为2mm，长度为8mm 的圆柱封装 2.8 电感、变压器件电感封封装采用TDK 公司封装 2.9 光电器件 2.9.1 贴片发光二极管命名方法为封装+D 来表示如：0805D 表示封装为0805 的发光二极管 2.9.2 直插发光二极管表示为LED-外径如LED-5 表示外径为5mm 的直插发光二极管2.9.3 数码管使用器件自有名称命名 2.10 接插件 2.10.1 SIP+针脚数目+针脚间距来表示单排插针，引脚间距为两种：2mm，2.54mm 如：SIP7-2.54 表示针脚间距为 2.54mm 的7 针脚单排插针 2.10.2 DIP+针脚数目+针脚间距来表示双排插针，引脚间距为两种：2mm，2.54mm 如：DIP10-2.54 表示针脚间距为2.54mm 的10 针脚双排插针 2.10.3 其他接插件均按E3 命名 2.11 其他元器件详见《Protel99se 元件库清单》3 SCH 元件库命名规则3.1 单片机、集成电路、二极管、晶体管、光电器件按照器件自有名称命名 3.2 TTL74 系列和COMS 系列是从网上找的元件库，封装和编码需要在画原理图时重新设定 3.3 电阻 3.3.1 SMD 电阻用阻值命名，后缀加-F 表示1%精度，如果一种阻值有不同的封装，则在名称后面加上封装如：3.3-F-1812 表示的是精度为1%，封装为1812，阻值为 3.3 欧的电阻 3.3.2 碳膜电阻命名方法为：CR+功率-阻值如：CR2W-150 表示的是功率为2W，阻值为150 欧的碳膜电阻 3.3.3 水泥电阻命名方法为：R+型号-阻值如：R-SQP5W-100 表示的是功率为5W，阻值为100 欧的水泥电阻 3.3.4 保险丝命名方法为：FUSE-规格型号，规格型号后面加G 则表示保险管如：FUSE-60V/0.5A 表示的是60V,0.5A 的保险丝 3.4 电容3.4.1 无极性电容用容值来命名，如果一种容值有不同的封装，则在容值后面加上封装。
芯片封装类型图解
芯片封装类型图解本文介绍了常见的集成电路封装形式，包括BGA、CPGA、FBGA、JLCC、LDCC、LQFP100L、PCDIP、PLCC、PPGA、PQFP、TQFP100L、TSBGA217L、TSOP、CSP、SIP、ZIP、S-DIP、SK-DIP、PGA、SOP、MSP和QFP等。
SIP是单列直插式封装，引脚在芯片单侧排列，与DIP基本相同。
ZIP是Z型引脚直插式封装，引脚比SIP粗短些，节距等特征也与DIP基本相同。
S-DIP是收缩双列直插式封装，引脚在芯片两侧排列，引脚节距为1.778mm，芯片集成度高于DIP。
SK-DIP是窄型双列直插式封装，除了芯片的宽度是DIP的1/2以外，其它特征与DIP相同。
PGA是针栅阵列插入式封装，封装底面垂直阵列布置引脚插脚，插脚节距为2.54mm或1.27mm，插脚数可多达数百脚，用于高速的且大规模和超大规模集成电路。
SOP是小外型封装，表面贴装型封装的一种，引脚端子从封装的两个侧面引出，字母L状，引脚节距为1.27mm。
MSP是微方型封装，表面贴装型封装的一种，又叫QFI等，引脚端子从封装的四个侧面引出，呈I字形向下方延伸，没有向外突出的部分，实装占用面积小，引脚节距为1.27mm。
QFP是四方扁平封装，表面贴装型封装的一种，引脚端子从封装的两个侧面引出，呈L字形，引脚节距为1.0mm、0.8mm、0.65mm、0.5mm、0.4mm、0.3mm，引脚可达300脚以上。
SVP是一种表面安装型垂直封装，其引脚端子从封装的一个侧面引出，中间部位弯成直角并与PCB键合，适用于垂直安装，实装占有面积很小。
其引脚节距为0.65mm和0.5mm。
LCCC是一种无引线陶瓷封装载体，其四个侧面都设有电极焊盘而无引脚，适用于高速、高频集成电路封装。
PLCC是一种无引线塑料封装载体，适用于高速、高频集成电路封装，是一种塑料封装的LCC。
SOJ是一种小外形J引脚封装，其引脚端子从封装的两个侧面引出，呈J字形，引脚节距为1.27mm。
集成电路封装图
常用集成电路芯片封装图三极管封装图LQFP BQFP PQFPSC-70SOJSSOPSOP TQFP常见集成电路（IC）芯片的封装SIP(Single In-line Package)PGA(Pin Grid Array Package)PLCC(Plastic leaded Chip Carrier).CSP (Chip Scale Package)DIP,SIP,SOP,TO,SOT元件封裝形式(图)各元器件封装形式图解, 不知道有没有人发过. 暂且放上!CDIP-----Ceramic Dual In-Line PackageCLCC-----Ceramic Leaded Chip CarrierCQFP-----Ceramic Quad Flat PackDIP-----Dual In-Line PackageLQFP-----Low-Profile Quad Flat PackMAPBGA------Mold Array Process Ball Grid ArrayPBGA-----Plastic Ball Grid ArrayPLCC-----Plastic Leaded Chip CarrierPQFP-----Plastic Quad Flat PackQFP-----Quad Flat PackSDIP-----Shrink Dual In-Line PackageSOIC-----Small Outline Integrated PackageSSOP-----Shrink Small Outline PackageDIP-----Dual In-Line Package-----双列直插式封装。
插装型封装之一，引脚从封装两侧引出，封装材料有塑料和陶瓷两种。
DIP是最普及的插装型封装，应用范围包括标准逻辑IC，存贮器LSI，微机电路等。
PLCC-----Plastic Leaded Chip Carrier-----PLCC封装方式，外形呈正方形，32脚封装，四周都有管脚，外形尺寸比DIP封装小得多。
PCB封装最完整(图解)
C－(ceramic)表示陶瓷封装的记号。
例如，CDIP 表示的是陶瓷DIP。
是在实际中经常使用的记号。
1、BGA(ball grid array)球形触点陈列，表面贴装型封装之一。
在印刷基板的背面按陈列方式制作出球形凸点用以代替引脚，在印刷基板的正面装配LSI 芯片，然后用模压树脂或灌封方法进行密封。
也称为凸点陈列载体(PAC)。
引脚可超过200，是多引脚LSI 用的一种封装。
封装本体也可做得比QFP(四侧引脚扁平封装)小。
例如，引脚中心距为1.5mm 的360 引脚BGA 仅为31mm 见方；而引脚中心距为0.5mm 的304 引脚QFP 为40mm 见方。
而且BGA 不用担心QFP 那样的引脚变形问题。
该封装是美国Motorola 公司开发的，首先在便携式电话等设备中被采用，今后在美国有可能在个人计算机中普及。
最初，BGA 的引脚(凸点)中心距为1.5mm，引脚数为225。
现在也有一些LSI 厂家正在开发500 引脚的BGA。
BGA 的问题是回流焊后的外观检查。
现在尚不清楚是否有效的外观检查方法。
有的认为，由于焊接的中心距较大，连接可以看作是稳定的，只能通过功能检查来处理。
美国Motorola 公司把用模压树脂密封的封装称为OMPAC，而把灌封方法密封的封装称为GPAC(见OMPAC 和GPAC)。
①CPAC(globe top pad array carrier)美国Motorola 公司对BGA 的别称(见BGA)。
②PAC(pad array carrier)凸点陈列载体，BGA 的别称(见BGA)。
③OPMAC(over molded pad array carrier)模压树脂密封凸点陈列载体。
美国Motorola 公司对模压树脂密封BGA 采用的名称(见BGA)。
脚中心距有0.55mm 和0.4mm 两种规格。
目前正处于开发阶段。
2、QFP系列QFP(quad flat package)四侧引脚扁平封装。
常见封装类型-图文
常见的封装类型封装大致经过了如下发展进程：结构方面：DIP封装(70年代)->SMT工艺(80年代 LCCC/PLCC/SOP/QFP)->BGA封装(90年代)->面向未来的工艺(CSP/MCM)材料方面：金属、陶瓷－>陶瓷、塑料－>塑料；引脚形状：长引线直插－>短引线或无引线贴装－>球状凸点；装配方式：通孔插装－>表面组装－>直接安装一．TO 晶体管外形封装TO（Transistor Out-line）的中文意思是“晶体管外形”。
这是早期的封装规格，例如TO-92，TO-92L，TO-220，TO-252等等都是插入式封装设计。
近年来表面贴装市场需求量增大，TO封装也进展到表面贴装式封装。
TO252和TO263就是表面贴装封装。
其中TO-252又称之为D-PAK，TO-263又称之为D2PAK。
D-PAK封装的MOSFET有3个电极，栅极（G）、漏极（D）、源极（S）。
其中漏极（D）的引脚被剪断不用，而是使用背面的散热板作漏极（D），直接焊接在PCB上，一方面用于输出大电流，一方面通过PCB散热。
所以PCB的D-PAK焊盘有三处，漏极（D）焊盘较大。
%二． DIP 双列直插式封装DIP(DualIn－line Package)是指采用双列直插形式封装的集成电路芯片，绝大多数中小规模集成电路(IC)均采用这种封装形式，其引脚数一般不超过100个。
封装材料有塑料和陶瓷两种。
采用DIP封装的CPU芯片有两排引脚，使用时，需要插入到具有DIP结构的芯片插座上。
当然，也可以直接插在有相同焊孔数和几何排列的电路板上进行焊接。
DIP封装结构形式有：多层陶瓷双列直插式DIP，单层陶瓷双列直插式DIP，引线框架式DIP（含玻璃陶瓷封接式，塑料包封结构式，陶瓷低熔玻璃封装式）等。
DIP封装具有以下特点：1.适合在PCB (印刷电路板)上穿孔焊接，操作方便。
2.比TO型封装易于对PCB布线。
电子元器件封装图示大全
电子元器件封装图示大全LQFP 100LMETAL QUAD 100LPQFP 100LQFPQuad Flat PackageQFPQuad Flat PackageTQFP 100LRIMMRIMMFor DirectRambus SBGASC-70 5LSDIPSIMM30SIMM30PinoutSIMM30Single In-line MemoryModuleSIMM72SIMM72PinoutSIMM72Single In-line MemoryModuleSIMM72Single In-line MemoryModuleSIPSingle Inline PackageSLOT 1For intel Pentium II Pentium III & Celeron CPUSLOT AFor AMD Athlon CPU SNAPTKSNAPTKSNAPZPSO DIMMSmall Outline Dual In-line Memory ModuleSOSmall Outline PackageSOCKET 370For intel 370 pin PGA Pentium III & Celeron CPUSOCKET 423For intel 423 pin PGA Pentium 4 CPUSOCKET 462/SOCKET A For PGA AMD Athlon & Duron CPUSOCKET 7For intel Pentium & MMX Pentium CPUSOHSOJ 32LSOJSOP EIAJ TYPE II 14L SOT143SOT220SOT220SOT223SOT223SOT23SOT23/SOT323 SOT25/SOT353 SOT26/SOT363 SOT343SOT523 SOT89 SOT89 SSOP 16L SSOPSocket 603FosterLAMINATE TCSP 20L Chip Scale PackageTO18TO220TO247TO252TO263/TO268 TO264TO3TO5TO52TO71TO72TO78TO8TO92TO93TO99TSOPThin Small Outline PackageTSSOP or TSOP IIThin Shrink Outline PackageLAMINATE UCSP 32L Chip Scale PackageuBGAMicro Ball Grid ArrayuBGAMicro Ball Grid ArrayVL BusVESA Local BusXT Bus8bitZIPZig-Zag Inline PackageGull Wing LeadsHSOP28ISAIndustry StandardArchitectureITO220ITO3pJ-STDJ-STDJoint IPC / JEDEC StandardsJEPJEPJEDEC PublicationsJESDJESDJEDEC StandardsJLCCLCCLDCCLGALLP 8LaLQFPPCDIPPCI 32bit 5V Periphera l Compone nt Interconn ectPCI 64bit 3.3V Periphera l Compone nt Interconn ectPCMCIA PDIPPGA Plastic Pin Grid ArrayPLCC PQFPPS/2PS/2mouseportpinoutPSDIP DIMM 168 DIMM DDRDIMM168Dual In-lineMemoryModule DIMM168DIMM168PinoutDIMM184For DDRSDRAMDual In-lineMemoryModuleDIPDual InlinePackageDIP-tabDual InlinePackagewith MetalHeatsinkEIA EIA JEDEC formulat ed EIA Standard sEISAExtended ISA FBGAFDIPFTO220Flat PackAC'97AC'97v2.2 specification 详细规格AGP 3.3V Accelerated Graphics Port Specification 2.0 详细规格AGP PROAcceleratedGraphics PortPROSpecification 1.01详细规格AGPAcceleratedGraphics PortSpecification 2.0详细规格AMRAudio/ModemRiserAX078AX14C-Bend LeadCERQUADCeramic Quad FlatPackCLCCCNR Communication and Networking Riser Specification Revision 1.2CPGACeramic Pin Grid ArrayCeramic CaseLAMINATE CSP 112L Chip Scale PackageBGABall Grid ArrayEBGA 680LLBGA 160L PBGA 217L Plastic Ball Grid ArraySBGA 192L TSBGA 680LCLCC CNR Communication and Networking RiserCPGA Ceramic Pin Grid Array DIP Dual Inline PackageDIP-tab Dual Inline Packagewith Metal HeatsinkFBGAFDIP FTO-220 Flat Pack HSOP-28 ITO-220 ITO-3P JLCC LCC LDCC LGA LQFP PCDIPPGA Plastic Pin Grid Array PLCC PQFP PSDIP LQFP 100L METAL QUAD 100L PQFP 100L QFP Quad Flat Package SOT143 SOT220SOT223 SOT223SOT23 SOT23/SOT323SOT25/SOT353 SOT26/SOT363 SOT343 SOT523 SOT89 SOT89Socket 603 Foster LAMINATE TCSP 20L Chip ScalePackageTO252 TO263/TO268 QFP Quad Flat Package TQFP 100LSBGA SC-70 5LSDIP SIP Single Inline Package SO Small Outline Package SOJ 32L SOJ SOP EIAJ TYPE II 14LSOT220 SSOP 16LTO247 SSOPTO18 TO220TO264 TO3TO5 TO52TO71 TO72TO78 TO8TO92 TO93TO99 TSOP Thin Small Outline PackageTSSOP or TSOP II Thin ShrinkuBGA Micro Ball Grid Array Outline PackageuBGA Micro Ball Grid Array ZIP Zig-Zag Inline Package BQFP132 C-Bend LeadCERQUAD Ceramic Quad FlatCeramic Case PackLAMINATE CSP 112L Chip ScaleGull Wing Leads PackagePDIP PLCCSNAPTK SNAPTKSNAPZP SOHAGP 3.3V Accelerated Graphics PortSpecification 2.0详细规格AGP PRO Accelerated Graphics Port PRO Specification 1.01详细规格AGPAccelerated Graphics PortSpecification 2.0详细规格AMRAudio/Modem Riser AX078AX14BGABall Grid ArrayBQFP132EBGA 680L详细规格LBGA 160L详细规格PBGA 217LPlastic Ball Grid Array 详细规格SBGA 192L详细规格TEPBGA 288L TEPBGA 288L详细规格TSBGA 680L详细规格C-Bend LeadCERQUADCeramic Quad FlatPackCLCCCNR Communication and Networking Riser Specification Revision 1.2详细规格CPGACeramic Pin Grid ArrayCeramic CaseLAMINATE CSP 112L Chip Scale Package 详细规格DIMM 168详细规格DIMM DDR详细规格DIMM168 Dual In-line Memory Module详细规格DIMM168DIMM168 Pinout详细规格DIMM184For DDR SDRAM Dual In-line Memory Module详细规格DIPDual Inline Package详细规格DIP-tabDual Inline Package with Metal HeatsinkEIA EIAJEDEC formulated EIA StandardsEISA Extended ISA 详细规格FBGAFDIPFTO220Flat PackGull Wing LeadsHSOP28ISAIndustry Standard ArchitectureITO220ITO3pJ-STD J-STDJoint IPC / JEDECStandardsJEP JEP JEDEC PublicationsJESDJESDJEDECStandardsJLCC PCDIPPCI 32bit 5V Peripheral Component Interconnect 详细规格PCI 64bit 3.3V Peripheral Component Interconnect 详细规格PCMCIA PDIPPGAPlastic Pin GridArray详细规格PLCC详细规格PQFPPS/2PS/2mouse portpinoutPSDIPLQFP 100L详细规格METAL QUAD100L详细规格PQFP 100L详细规格QFPQuad FlatPackageQFPQuad FlatPackageTQFP 100L详细规格SBGASC-70 5L详细规格SDIPSIMM30SIMM30Pinout详细规格SIMM30Single In-line Memory Module SIMM72SIMM72Pinout详细规格SIMM72Single In-line Memory ModuleSIMM72Single In-line Memory ModuleSIPSingle Inline PackageSLOT 1For intel Pentium II Pentium III & Celeron CPUSLOT AFor AMD Athlon CPUSNAPTKSNAPTKSNAPZPSO DIMMSmall Outline Dual In-line Memory ModuleSOSmall Outline PackageSOCKET 370For intel 370 pin PGA Pentium III & Celeron CPUSOCKET 423For intel 423 pin PGA Pentium 4 CPUSOCKET 462/SOCKET AFor PGA AMD Athlon & Duron CPUSOCKET 7For intel Pentium & MMX Pentium CPUSOHSOJ 32L详细规格SOJSOP EIAJ TYPE II 14L 详细规格SOT143SOT220SOT220SOT223SOT223SOT23SOT23/SOT323SOT25/SOT353 SOT26/SOT363 SOT343SOT523SOT89SOT89SSOP 16L详细规格SSOPSocket 603FosterLAMINATE TCSP 20L Chip Scale Package 详细规格TO18TO220TO247TO252TO263/TO268 TO264TO3TO5TO52TO71TO72TO78TO8TO92TO93TO99TSOPThin Small Outline PackageTSSOP or TSOP IIThin Shrink Outline PackageLAMINATE UCSP 32LChip Scale Package详细规格uBGAMicro Ball Grid ArrayuBGAMicro Ball Grid ArrayVL BusVESA Local BusXT Bus8bitZIPZig-Zag Inline Package。
元器件封装分类及图片
元器件封装查询A.
B.
LSI ．陶瓷片式载体封装
C
，
Cerdip
EPROM
LSI Cerquad
都是用丝绢
网印花法印在焊接用的玻璃上再
上釉的。
玻璃然后被加热并且引
线框被植入已经变软的玻璃底
部，形成一个机械的附着装置。
D．陶瓷双列封装
E．塑料片式载体封装
F．陶瓷扁平封装F t.单列敷形涂覆封装
芯片底部的空间较为宽大，
G．陶瓷针栅阵列封装G f．双列灌注封装
H．陶瓷熔封扁平封装
I．
J．陶瓷熔封双列封装
K．金属菱形封装
L．
M．金属双列封装M S.金属四列封装M b.金属扁平封装
SOP
N．塑料四面引线扁平封装
O．塑料小外形封装
P．塑料双列封装
表面贴装型封装之一。
Q．陶瓷四面引线扁平封装
R．
S．
形引脚小外型封装。
T．金属圆形封装T S.金属四边引线圆形封装
板的表面。
)
U．
形锡点，因此厚度很薄，
Micro Ball Grid Array V．
W．陶瓷玻璃扁平封装
X．
）Y．
Z．单列引脚插入式封装
封装类型表：。