基于DSP的雷达信号恒虚警处理算法的实现

基于DSP的雷达信号恒虚警处理算法的实现孟凡志， 索继东，于川大连海事大学信息工程学院（116026）E-mail: derek_1981@摘 要：雷达信号的恒虚警率(Constant False Alarm Rate, CFAR)处理技术是现代雷达信号处理的重要内容之一，在雷达目标自动检测中占有不可或缺的重要地位。

CFAR处理技术的理论研究已取得丰硕成果，而更重要的是将CFAR研究的理论成果有效的应用到实践领域。

随着微电子技术的迅猛发展，大规模、大容量、高速度元器件的出现，尤其是高性能数字信号处理器(Digital Signal Processor，DSP)的出现为雷达信号处理算法的实现奠定了基础。

本文首先讨论了杂波背景下雷达信号恒虚警率处理的原理，然后介绍了一种性能优越的CFAR检测器(OSCAGO—CFAR)，并着重阐述了基于高性能数字信号处理器TMS320C6416实现杂波背景中OSCAGO—CFAR处理的方法和实际测试结果。

关键词：数字信号处理器，恒虚警率，雷达信号，TMS320C64161.引言雷达信号的恒虚警率(CFAR)处理是现代雷达信号处理的基本任务，在雷达目标自动检测中占有不可或缺的重要地位。

而雷达信号的检测总是在干扰背景上进行的(这些干扰包括接收机内部的热噪声，以及地物、雨雪、海浪等杂波干扰)，从干扰中提取目标信息，不仅要求有一定的信噪比，而且必须有恒虚警处理设备，恒虚警处理的目的是保持信号检测时的虚警概率恒定，并保证干扰对系统的虚警概率影响最小。

随着微电子技术的迅猛发展，大规模、大容量、高速度元器件的出现，尤其是高性能数字信号处理器(DSP)的出现和数字信号处理技术在雷达信号处理中的广泛应用，如何在高性能数字信号处理器上高效地实现雷达信号处理算法成为雷达信号处理领域中的重要研究课题，一直受到人们的极大关注。

本文阐述了雷达信号的恒虚警处理问题，并基于高性能数字信号处理器TMS320C6416实现了瑞利杂波分布下的雷达信号恒虚警处理。

2.杂波背景下的雷达信号恒虚警处理方法和原理[1] [2] [3] [4]在进行雷达信号恒虚警处理时，根据处理对象的不同分为慢门限恒虚警和快门限恒虚警。

慢门限恒虚警主要针对接收机内部噪声，采用噪声电平恒定电路；快门限恒虚警则针对于杂波环境下的雷达自动检测，采用邻近单元平均(CA-CFAR)[2]、两侧参考单元有序统计(Order Statistics-CFAR，OS-CFAR)[3]、两侧参考单元平均选大(Greatest of CFAR，GO-CFAR)[4]等方法。

接收机内部噪声求模前为高斯噪声，高斯噪声检波后振幅为瑞利分布。

另外，在低分辨率的脉冲雷达中，雨雪、地物及海浪等分布的杂波可以看作很多独立照射单元回波的叠加，因而杂波包络的分布也接近瑞利分布。

这样分布的特性和噪声相类似，得到恒虚警的途径也相同，就是要求得瑞利分布的平均值估值，然后用它对输出取归一化。

- 1 -杂波包络的概率密度函数可以表示为222/2)(σσx e xx p −= (1)式中：σ为检波后高斯噪声的均方值。

根据瑞利分布可计算出超过门限V T 的虚警率2/2/2/2202222v V v x fa e e dx e xp T T −∞−−===∫σσσ (2)式中：V 0=V T /σ为相对门限电压。

当门限V T 确定后，由于噪声(干扰)强度的变化，将明显地改变虚警率。

在雷达自动检测系统中，对于一定的检测门限，如果干扰电平增大了几分贝，将大量地增加虚警概率。

，这就使得虚警处理十分必要。

邻近单元平均恒虚警检测原理图如图1。

图1 邻近单元平均恒虚警检测原理图这些邻近单元是为求得杂波平值估值的参考单元，参考单元输出和的平均值作为杂波平均值的估值，用它来和检测点的输出作比较处理，可以得到恒虚警处理。

由于杂波的区域性，邻近单元平均恒虚警电路所用的参考单元数不可能很多，通常只有几个到几十个距离单元。

经过处理后的变量x/u 超过门限V T （x>V T u ）的虚警概率与输入强度无关，因为输入x 服从瑞利分布，而平均值估值u 为N 个概率分布相同的独立随机变量的平均。

当参考单元数较多（N>10）时，平均值估值u 的起伏很小，处理后即能得到恒虚警的效果。

如果按通常取N ≥8的有限值，可以根据x 和u 的概率分布，计算得到x ≥V T u 的虚警概率，所得结果只决定于门限V T 和单元数N 而与杂波强度σ无关。

但是采用邻近单元平均恒虚警处理，当有目标出现在参考单元中或干扰强度急剧变化时(即干扰边缘) ,它会存在边缘效应,其性能严重恶化。

实际工程中，为消除杂波边缘内侧虚警概率显著增大的现象，通常采用改进的处理方法，即GO-CFAR 或OS-CFAR 方法。

GO-CFAR 方法是对前后两个参考单元分别求和,并取两个和值中的最大者。

OS-CFAR 方法是先将参考单元按幅值排序，然后根据事先选定的序数k ，取 - 2 -第k个最小参考单元幅值作为Z。

文献[1]对CA、GO和OS-CFAR方法进行了性能比较：CA在均匀杂波背景中的检测性能最好，然而在非均匀背景下性能严重下降；GO具有很好的抗边缘杂波能力和在均匀杂波背景中较好的检测性能，但是在多目标环境中的检测性能下降到令人不能接受的地步；而在多目标情况下，OS比CA和GO的性能好，有明显的优势。

为此，我们采用一种两全其美的方法—具有自动筛选技术的OSCAGO（Order Statistics Cell average Greatest of CFAR）[1][5]方法，它不仅在均匀杂波背景和多目标环境中保持良好的检测性能，而且在出现干扰边缘时也有极佳的控制虚警率的性能。

OSCAGO-CFAR处理的原理图如图2，参考单元长度R=R1+R2，R1和R2分别为前沿和后沿参考单元长度，由参考单元值根据OSCAGO算法产生噪声背景估计Z，T是标称化因子，V 是检测单元值，自适应判决准则为：式中，H1表示有目标；H0表示没有目标。

图2 具有自动筛选技术的OSCAGO—CFAR原理图文献[1]、[5]对OSCAGO—CFAR的性能进行了全面的分析：大k值时的虚警概率P fa在杂波边缘扫过参考单元的全程都低于小k值时的P fa，并且随R1的增大，虚警尖峰对k值变化的敏感程度下降。

所以，k较大时，应主要从均匀背景和多目标环境中的检测性能方面考虑K 的选择，分析得到当R1=24，k=18~22，R2=8时，OSCAGO(24(k)，8)的抗杂波边缘性能比抗杂波边缘性能较好的GO明显增强，并且它在均匀杂波背景和多目标环境中也保持了CA和OS的良好的检测性能。

另外，现在的雷达都是在多脉冲观测的基础上进行检测的，需进行积累处理，而恒虚警率只是根据杂波的特性设计的，并不是目标的最终检测, 或者说恒虚警的自适应门限只是第一级的检测电平，经多脉冲积累后可以有效地提高信噪比，从而改善雷达的检测能力。

- 3 -3.TMS320C6416处理器的性能特点根据当前的通用DSP的发展，主要有以下几种典型的高端DSP：美国TI公司的TMS320C64系列定点芯片和TMS320C67系列浮点芯片、美国AD公司的ADSP21160和TS101浮点芯片。

表1对几种芯片的性能进行了比较。

TMS320C6416和TS101是当前两种典型的高端DSP。

由表1的对比可以看出，TMS320C6416综合处理能力要好于TS101和ADSP21160，主要表现在高速的运算能力和超强的数据传输能力上，其高速处理能力具有不可替代的优势。

表1 四种通用高端DSP芯片的性能比较C6416DSP除拥有领先的高效能内核，还有以下主要特点：z先进的VLIW结构使得在一个指令周期内最多可并行执行8条32位指令；z在一个时钟周期内，每个乘法器可以执行2个16×16位或4个8×8位的乘法；z一个增强型的直接存储器存取（EDMA）控制器，具有64个独立的DMA通道，能够实现高效输入/输出（I/O）；z两个外部存储器接口（EMIF）用于高带宽存储器存取，EMIFA总线宽度为64bit，EMIFB总线宽度为16bit。

支持同步存储器（SDRAM，SBSRAM， ZBTSRAM）的无缝接口。

z三路多通道缓冲串行口McBSP，位速率大于50M；z一个16位通用输入/输出（GPIO）引脚，经编程可生成不同CPU（中央处理单元）中断和EDMA事件．z具有32bit/33MHz PCI2.2主/从接口；z具有数据流支持的4个8位或2个16位指令集扩展；z支持8位（字节）、16位（半字）、32位（字）或64位（双字）的存储器访问；z三个32位计时器能够记录外部事件；由于TMS320C6416DSP的高速处理能力以及出色的对外接口能力，使得它在雷达信号处理领域具有非常大的应用潜力，适合构建高速雷达信号处理平台。

- 4 -4.基于TMS320C6416的OSCAGO—CFAR处理算法的实现4.1 硬件实现实现雷达信号的恒虚警处理要求系统必须有高速、实时的运算能力。

因此，硬件设计的核心问题就是高速实时的处理能力。

根据TI公司新近推出的高性能定点数字信号处理器TMS320C6416的主要特点，由它来完成雷达信号处理具有较强的优越性。

这样，雷达信号恒虚警处理的所有算法运算就完全由TMS320C6416来完成。

硬件系统框图如图3。

图3 TMS320C6416恒虚警处理硬件系统雷达接收机接收到的原始视频模拟信号通过高速A/D转换器变换为原始雷达数字视频信号，与触发信号、指北信号和方位增量信号一起送入FPGA。

触发信号触发 FPGA控制A/D转换的开启和关闭，两路采样速率65MSPS,精度为12位的A/D芯片正交完成I、Q两路雷达原始视频的数字化。

进而通过FPGA的可编程配置实现预先杂波处理，同时产生地址和控制信号，将数字视频信号送入高速采集缓存，再通过EDMA传输方式将数字视频传入DSP芯片中进行CFAR和后续处理。

整个系统的核心是DSP(TMS320C6416)对已数字化的视频信号进行恒虚警处理的过程，恒虚警的所有计算工作都由DSP来完成。

通过EDMA方式一次传输32位(2个视频信号)，并将EDMA配置为帧传输方式（一帧1024个视频信号），一个方位上只需传输512次，这样解决了高的采样速率对存储器存储速率和数据传输速率的要求，可以实现快速的数据传输及存储操作。

- 5 -4.2 DSP 软件设计雷达信号恒虚警处理算法的软件编程及相关运算部分在TI 公司的CCS2.2集成开发环境中完成。

主程序采用C 语言编写并利用CCS 中集成的DSP BIOS Ⅱ实时操作系统对系统资源进行初始化和控制、确定系统工作方式，实现雷达信号的恒虚警处理：首先两路I 、Q 信号经过数字化后，送往高速采集缓存中，每存满1K （即1024点数据）后FPGA 触发DSP 外部中断7，通过EDMA 方式读取数据到SDRAM 中暂存，同时启动软件中断SWI0，调用数据格式化子程序和OSCAGO-CFAR 子程序进行CFAR 处理，接着启动高优先级软件中断1（SWI1）调用相关积累子程序、去同频干扰子程序进行后续处理，处理结果可存储或通过PCI 总线送往PC 机进行显示。