红外探测器高性能读出电路的研究

收稿日期：2009-03-30；修订日期：2009-05-08基金项目：国家自然科学基金资助项目（60806010）作者简介：姜俊伟（1986-），男，安徽阜阳人，硕士生，主要研究方向为光电探测器集成电路设计。

Email:lxjjw2003@ 导师简介：赵毅强(1964-)，男，河北辛集人，教授，博士，主要从事集成电路设计和红外系统方面的研究。

Email:yq_zhao@第38卷第5期红外与激光工程2009年10月Vol.38No.5Infrared and Laser EngineeringOct.2009红外探测器高性能读出电路的研究姜俊伟，赵毅强，孟范忠，郭莹（天津大学电子信息工程学院专用集成电路设计中心，天津300072）摘要：设计了一种高性能电容反馈跨阻放大器（CTIA ）与相关双采样电路（CDS ）相结合的红外探测器读出电路。

该电路采用CTIA 电路实现对微弱电流信号的高精度读出，并通过CDS 电路抑制CTIA 引入的固定模式噪声（FPN ），最后采用失调校正技术减小CDS 引入的失调，从而减小了噪声对电路的影响，提高了读出电路的精度。

采用特许半导体(Chartered)0.35μm 标准CMOS 工艺对电路进行流片，测试结果表明：在20pA ～10nA 范围内该电路功能良好，读出精度可达10bit 以上，线性度达97%，达到了设计要求。

该读出电路可用于长线列及面阵结构红外探测系统。

关键词：电容反馈跨阻放大器；相关双采样电路；固定模式噪声；失调校正技术中图分类号：TN215文献标识码：A文章编号：1007-2276(2009)05-0787-05High performance readout integrated circuit for IR detectorsJIANG Jun 蛳wei,ZHAO Yi 蛳qiang,MENG Fan 蛳zhong,GUO Ying(ASIC Design Center,School of Electronic and Information Engineering,Tianjin University ，Tianjin 300072，China)Abstract:A kind of readout integrated circuit (ROIC)for long linear IR detectors,composed ofcapacitor feedback trans 蛳impedance amplifier(CTIA)and correlated double sample (CDS)circuit,wasproposed.The readout accuracy of weak current signal was obviously improved by the CTIA circuit.Besides,in order to reduce the fixed patten noise(FPN)induced by CTIA,CDS circuit with offsetcalibration technique was utilized.By employing the above techniques,the influence of noise on this circuit was greatly reduced.Meanwhile the precision of the ROIC was improved.The final ROIC chip was fabricated with Chartered 0.35μm standard CMOS processing.Test results show that the readout accuracy could reach up to 10bit during the current varied from 20pA to 10nA,and the linearity could reach up to 97%,which was in perfect accordance with the specification.The ROIC could be applied in long linear and staring array IR detectors systems.Key words:CTIA;CDS;FPN;Offset calibration technique0引言近年来，红外探测系统被广泛地应用于工业控制、医疗诊断、环境监测、资源探测、军事侦察和航空航天等领域[1]，集成化、微型化红外探测系统正成为发展趋势。

由于红外探测器输出信号十分微弱，读出电路的性能优劣直接影响系统的灵敏度和动态范围，因此，宽探测范围下微弱信号的高精度读出是红外探红外与激光工程第38卷测系统读出电路设计的关键。

目前，比较常用的读出电路结构分别为直接注入型（DI）[2]、电流镜积分型（CMI）[3]以及电容反馈跨阻放大器（CTIA）等。

然而，在微弱信号的探测领域内，DI电路的积分线性度显著降低且注入效率低；CMI电路工作于亚阈值区，会导致模拟信号丢失等。

而CTIA电路可以提供很低的探测器输入阻抗和恒定的探测器偏置电压，在从很低到很高的背景范围内，都具有非常低的噪声，其输出信号的线性度和均匀性也很好，且注入效率很高，适合微弱信号的读出。

虽说CTIA电路的功耗和芯片面积较一般的电路大，复位开关也会带来KTC噪声，但是考虑到其相对较宽的探测范围、很高的注入效率以及良好的积分线性度，在各种场合仍然得到了广泛应用。

设计中采用CTIA结构，并在该结构后引入相关双采样（CDS）电路，有效地消除了其引入的噪声，提高了电路性能。

实现了宽输入范围（20pA~10nA）内对电流信号的高精度（10bit）读取。

该电路结构可应用于长线列和面阵红外探测器系统。

1读出电路单元的系统架构文中所设计的读出电路由CTIA和CDS组成，其中CTIA由高增益放大器和反馈电容构成，可保持对探测器零伏偏压的控制，从而获得较高的注入效率。

本设计采用的读出电路单元整体电路如图1所示。

图1读出电路整体架构Fig.1System structure of readout circuitCTIA电路与CDS电路相互配合，完成探测器输出电流向电压的精确转化，其中各开关的工作时序如图2所示。

图1中所有开关均为高电平导通。

很明显，CTIA积分期间，即S res为低电平期间，CDS电路中开关S1导通，使其输出复位到参考电平，S1关断瞬间将CTIA的输出信号V1储存到电容C1上；随后CTIA积分结束，其输出信号经S res被复位至V ref，CDS电路中S2的导通使得电荷在C1与C2之间转移并最终实现两次采样值V1与V ref作差。

图2读出电路工作时序Fig.2Timing of the readout circuit2关键电路单元设计2.1电容反馈跨阻放大器CTIA结构可以提供较低的探测器输入阻抗，从很低到很高的背景范围内，都具有非常低的噪声，输出信号的线性度也很好[4]，因此，可以实现较微弱信号的读出。

图3为本设计采用的CTIA电路结构（图中省略了运放的偏置电路部分）。

探测器用光电二极管与电容C d等效，其产生的光电流在复位开关R eset的控制下周期性地存储在积分电容上，完成电流向电压的转换。

图3电容反馈跨阻放大器电路结构Fig.3Circuit diagram of CTIAS res为低电平时，CTIA电路处于积分相，光电二极管的光生电流存储到积分电容C int上，假定积分时间为t，此时CTIA输出的积分信号为：VCTIA_sig=1V ref+V os+itint!"(1)式中：A为运放增益；V os为运放输入失调。

S res为高电平时开关导通，CTIA电路处于复位相的输出信号为：VCTIA_ref=11+AVref+Vos!"(2)比较公式(1)和公式(2)可知：由于运放有限增益以及输入失调的存在，其输出信号不准确。

运放的有限增益会整体削弱输出信号的幅度，而输入失调则是788第5期输出信号中固定模式噪声的主要来源。

由参考文献[5]可知：用于CTIA的运算放大器的设计要考虑的因素有：必须有足够高的直流开环增益来保证其输入端“虚地”；输出失调电压要小，共模抑制比要高，以提高对信号的积分精度。

图3给出了本设计中采用的运放结构。

为获得高增益，采用两级运放结构，第一级为折叠共源共栅电路，采用相对较大尺寸的PMOST构成输入级，减小运放失调，改善噪声性能。

第二级采用共源级放大器，以获得较高的输出摆幅。

补偿电容C c以及调零电阻R z调整运放的频率响应，保证运放运行稳定。

表1给出了运放各主要参数的仿真结果。

表1两级运算放大器仿真结果Tab.1Simulation result of two蛳stageoperational amplifier2.2相关双采样电路为消除CTIA电路中固定模式噪声的影响，提高CTIA的探测精度，引入了CDS电路，如图4所示，在时序控制下该电路首先采样CTIA的积分信号，然后(a)传统的CDS电路(b)改进后的CDS电路(a)Conventional CDS circuit(b)Improved CDS circuit图4CDS电路结构Fig.4Circuit diagram of CDS 采样CTIA的复位信号，最后将两次采样的信号作差，消除同时存在于积分与复位信号上的固定模式噪声，得到准确的输出信号[6]。

传统的CDS电路如图4(a)所示，在采样开关S1与保持开关S2的配合下完成采样/保持转换，考虑CDS输入失调V os时，保持阶段电路的输出为[7]：Vout（CDS）=Vref+C1C2V1-V211+Vos(3)很明显，V1与V2做差可以去除同时存在与两信号上的固定噪声，然而该电路中运放本身又会引入新的失调，同样影响输出精度。

为消除CDS结构中运放失调带来的误差，可在CDS电路中引入失调电压消除技术[8]，电路如图4(b)所示。

图5给出了完整的CDS电路结构图，以及开关S1、S1′以及S2在时序配合下的工作过程。

图5CDS整体电路Fig.5Whole circuit diagram of CDS采样阶段，S1闭合，S1′闭合,S2断开：Q1C111=C1V1-AA+1Vref-AA+1Vos11Q1C211=C2AA+1Vref-AA+1Vos11(4)该状态测量了失调电压V os，并将其存储在电容C2上，通过下一个状态进行消除。