利用Quartus设计顺序脉冲发生器
EDA课设序列信号发生器设计
绪论本次课程设计通过利用quartusII软件实现序列发生器。
从而对EDA进一步的熟悉，了解，和掌握。
通过本课程的学习，可以了解硬件描述语言编程方法 ,掌握VHDL编程方法，掌握序列发生器的形成。
EDA是电子设计自动化（Electronic Design Automation）缩写，是90年代初从CAD（计算机辅助设计）、CAM（计算机辅助制造）、CAT（计算机辅助测试）和CAE（计算机辅助工程）的概念发展而来的。
EDA技术是以计算机为工具，根据硬件描述语言HDL（ Hardware Description language）完成的设计文件，自动地完成逻辑编译、化简、分割、综合及优化、布局布线、仿真以及对于特定目标芯片的适配编译和编程下载等工作。
典型的EDA工具中必须包含两个特殊的软件包，即综合器和适配器。
综合器的功能就是将设计者在EDA平台上完成的针对某个系统项目的HDL、原理图或状态图形描述，针对给定的硬件系统组件，进行编译、优化、转换和综合，最终获得我们欲实现功能的描述文件。
综合器在工作前，必须给定所要实现的硬件结构参数，它的功能就是将软件描述与给定的硬件结构用一定的方式联系起来。
也就是说，综合器是软件描述与硬件实现的一座桥梁。
综合过程就是将电路的高级语言描述转换低级的、可与目标器件FPGA/CPLD 相映射的网表文件。
适配器的功能是将由综合器产生的王表文件配置与指定的目标器件中，产生最终的下载文件，如JED文件。
适配所选定的目标器件（FPGA/CPLD芯片）必须属于在综合器中已指定的目标器件系列。
硬件描述语言HDL是相对于一般的计算机软件语言，如：C、PASCAL而言的。
HDL语言使用与设计硬件电子系统的计算机语言，它能描述电子系统的逻辑功能、电路结构和连接方式。
设计者可利用HDL程序来描述所希望的电路系统，规定器件结构特征和电路的行为方式；然后利用综合器和适配器将此程序编程能控制FPGA和CPLD内部结构，并实现相应逻辑功能的的门级或更底层的结构网表文件或下载文件。
基于Proteus的数字电路分析与设计第章脉冲波形发生器
利用数字电路产生脉冲波形，通过程序控制可 以方便地实现不同类型和频率的波形输出。
3
基于FPGA的脉冲波形发生器
利用FPGA可编程逻辑资源，通过编程实现不同 类型和频率的脉冲波形输出。
脉冲波形发生器的应用
在电子测量领域，脉冲波形发生器常用于测试电子设 备对脉冲信号的响应和测量时间参数。
• Proteus软件仿真的优点 • 无需实际硬件，可以快速进行电路设计和测试 • 仿真结果可靠，可以减少实际硬件测试的次数和成本 • 具有丰富的元器件库和强大的模拟仿真功能，可以满足多种数字电路设计需求 • Proteus软件仿真的缺点 • 无法完全模拟实际硬件环境，某些情况下仿真结果可能不准确 • 需要一定的软件操作和学习成本，要求使用者具备一定的电子专业基础
Proteus软件数字电路仿真的展望
Proteus软件的数字电路仿真功能仍有 待进一步拓展和完善。
可以提高仿真速度和准确性，优化用户界 面，提供更为全面的数字电路组件库。
未来可以结合虚拟现实（VR）技术 ，实现更为沉浸式的数字电路中绘制数字电路元器件 并连接
添加电源、输入和输出接口
对电路进行仿真调试
数字电路仿真实验操作演示
演示数字电路仿真实验的基本步骤和操作方法
介绍不同类型的数字电路元器件及其功能
演示如何使用逻辑门电路、触发器、计数器等构 建复杂的数字电路
演示如何设置输入信号，观察输出波形并进行分 析
Proteus软件仿真的优缺点
对所设计的电路进行仿 真，观察波形是否符合 要求。
如有需要，可对波形进 行放大或整形电路的设 计。
将所设计的电路制作成 实际电路板，并进行调 试。
实验数据的记录、处理及分析
脉冲信号发生器设计
脉冲信号发生器摘要：本实验是采用fpga方式基于Alter Cyclone2 EP2C5T144C8的简易脉冲信号发生器，可以实现输出一路周期1us到10ms，脉冲宽度：0.1us到周期-0.1us,时间分辨率为0.1us的脉冲信号，并且还能输出一路正弦信号（与脉冲信号同时输出）。
输出模式可分为连续触发和单次手动可预置数（0~9）触发，具有周期、脉宽、触发数等显示功能。
采用fpga计数实现的电路简化了电路结构并提高了射击精度，降低了电路功耗和资源成本。
关键词：FPGA；脉冲信号发生器；矩形脉冲；正弦信号；1 方案设计与比较脉冲信号产生方案：方案一、采用专用DDS芯片的技术方案：目前已有多种专用DDS集成芯片可用，采用专用芯片可大大简化系统硬件制作难度，部数字信号抖动小，输出信号指标高；但专用芯片控制方式比较固定，最大的缺点是进行脉宽控制，测量困难，无法进行外同步，不满足设计要求。
方案二、单片机法。
利用单片机实现矩形脉冲，可以较方案以更简化外围硬件，节约成本，并且也可以实现灵活控制、能产生任意波形的信号发生器。
但是单片机的部时钟一般是小于25Mhz，速度上无法满足设计要求，通过单片机产生脉冲至少需要三条指令，所需时间大于所要求的精度要求，故不可取。
方案二：FPGA法。
利用了可编程逻辑器件的灵活性且资源丰富的特点，通过Quartus 软件的设计编写，实现脉冲信号的产生及数控，并下载到试验箱中，这种方案电路简单、响应速度快、精度高、稳定性好故采用此种方案。
2 理论分析与计算脉冲信号产生原理：输入量周期和脉宽，结合时钟频率，转换成两个计数器的容量，用来对周期和高电平的计时，输出即可产生脉冲信号。
脉冲信号的精度保证：时间分辨率0.1us，周期精度：+0.1%+0.05us，宽度精度：+0.1%+0.05us，为满足精度要求，所以所选时钟频率至少1/0.05us=20MHZ,由于试验箱上大于10MHZ只有50MHZ，故选时钟信号50MHZ，此时精度1/50MHZ=0.02us<0.05us，满足精度要求。
实验7序列发生器和检测器的设计与实现
实验7序列发生器和检测器的设计与实现
一、实验目的
本实验旨在通过设计和实现序列发生器和检测器来熟悉现代无线通信
系统以及其中所使用的发送数据的方法。
二、实验环境
实验要求使用FPGA软硬件设计结合Quartus II软件进行设计实现，
使用ALTERA DE2开发板实现序列发生器和检测器。
三、实验原理
1．序列发生器的原理
序列发生器是一种非常重要的工具，它可以产生一个特定序列的数字
信号。
序列发生器最常用于调试电子系统以及测试它们的性能。
序列发生
器利用一个特定的算法来生成多个等号数字序列，这些序列可以用于传输，接收和解码信息。
2．检测器的原理
检测器是一种对接收到的数据流进行分析的功能，它能够检测出一些
有用的信息，因此它扮演着非常重要的角色。
检测器通常包括一个可以对
收到的数据流进行解码的模块。
检测器为用户提供其中一种特定的输出，
以及相应的信息，这样用户就能够更好地分析系统的行为。
四、实验设计
1．序列发生器的设计
序列发生器的设计主要是利用ALTERA DE2开发板上的FPGA芯片，包括Cyclone IV，搭建序列发生器的设计结构。
在这个结构里，必须实现一个控制器，用于启动和停止发送序列，还要实现一个定时器，定时发送序列。
顺序脉冲发生器的常用设计方法
顺序脉冲发生器的常用设计方法
顺序脉冲发生器是一种常用的电子电路，它可以按照预设的顺序输出一系列脉冲信号。
顺序脉冲发生器的设计方法有很多种，下面我将介绍其中几种常用的设计方法。
一、基于计数器的顺序脉冲发生器
基于计数器的顺序脉冲发生器是一种简单常用的设计方法。
它的原理是利用计数器的计数功能，按照预设的计数顺序输出脉冲信号。
具体实现时，可以使用可编程逻辑器件（如FPGA、CPLD）或者集成电路（如74LS90）来实现计数器功能。
通过设置计数器的初始值、计数方向、计数模式等参数，可以实现不同的顺序脉冲输出。
二、基于时序控制的顺序脉冲发生器
基于时序控制的顺序脉冲发生器是一种更加灵活的设计方法。
它的原理是利用时序控制电路，按照预设的时序输出脉冲信号。
具体实现时，可以使用时序控制器（如555定时器、可编程时钟芯片）或者微控制器来实现时序控制功能。
通过设置时序控制器的参数，可以实现不同的顺序脉冲输出。
三、基于状态机的顺序脉冲发生器
基于状态机的顺序脉冲发生器是一种更加高级的设计方法。
它的原理是利用状态机的状态转移功能，按照预设的状态转移顺序输出脉冲信号。
具体实现时，可以使用可编程逻辑器件（如FPGA、CPLD）或者微控制器来实现状态机功能。
通过设置状态机的状态转移表、状态转移条件等参数，可以实现不同的顺序脉冲输出。
以上是三种常用的顺序脉冲发生器的设计方法。
不同的设计方法各有优缺点，具体应用时需要根据实际情况选择合适的设计方法。
实验三：PWM信号发生器
实验三：PWM信号发生器1.实验目的（1）学习Quartus II 8.0 软件的基本使用方法。
（2）学习GW48-CK EDA实验开发系统的基本使用方法。
（3）学习VHDL程序中数据对象，数据类型，顺序语句和并行语句的综合使用。
2.实验内容设计并调试好一个脉宽数控调制信号发生器，此信号发生器是由两个完全相同的可自加载加法计数器LCNT8组成的，它的信号的高低电平脉宽可分别由两组8位预置数进行控制。
3.实验条件（1）开发软件：Quartus II 8.0。
（2）实验设备：GW48-CK EDA实验开发系统。
（3）拟用芯片：EPM7128S-PL84。
4.实验要求（1）画出系统原理框图，说明系统中各主要组成部分的功能。
（2）编写各个VHDL源程序。
（3）根据系统功能，选好测试用例，画出测试输入信号波形或编好测试文件。
（4）根据选用的EDA实验开发装置编好用于硬件验证的管脚锁定表格或文件。
（5）记录系统仿真、逻辑综合及硬件验证结果。
（6）记录实验过程中出现的问题及解决办法。
5.实验过程（1）PWM即脉冲宽度调制，就是利用微处理器的数字输出来对模拟电路进行控制的一种非常有效的技术。
PWM从处理器到被控制系统信号都是数字式的，无需进行数/模转换。
让信号保持为数字形式可将噪声影响降到最小，因此广泛应用在测量、通信和功率控制与变换的许多领域中。
下图是一种PWM信号发生器的逻辑图，此信号发生器是由两个完全相同的可自加载加法计数器LCNT8组成的，它的输出信号的高、低电平脉宽可分别由两组8位预置数进行控制。
如果将初始值可预置的加法计数器的溢出信号作为本计数器的初始预置值加载信号LD，则可构成计数器初始值自加载方式的加法计数器，从而构成数控分频器。
图中D 触发器的一个重要功能就是均匀输出信号的占空比，提高驱动能力，这对驱动，诸如扬声器或电动机十分重要。
（2）VHDL源程序①8位可自加载加法计数器的源程序LCNT8.VHD--LCNT8.VHDLIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY LCNT8 ISPORT(CLK,LD:IN STD_LOGIC;D:IN INTEGER RANGE 0 TO 255;CAO:OUT STD_LOGIC);END ENTITY LCNT8;ARCHITECTURE ART OF LCNT8 ISSIGNAL COUNT:INTEGER RANGE 0 TO 255;BEGINPROCESS(CLK)ISBEGINIF CLK'EVENT AND CLK='1'THENIF LD='1'THEN COUNT<=D;ELSE COUNT<=COUNT+1;END IF;END IF;END PROCESS;PROCESS(COUNT)ISBEGINIF COUNT=255 THEN CAO<='1';ELSE CAO<='0';END IF;END PROCESS;END ARCHITECTURE ART;②PWM信号发生器的源程序PWM.VHD--PWM.VHDLIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY PWM ISPORT(CLK:IN STD_LOGIC;A,B:IN STD_LOGIC_VECTOR(7 DOWNTO 0);PWM:OUT STD_LOGIC);END ENTITY PWM;ARCHITECTURE ART OF PWM ISCOMPONENT LCNT8 ISPORT(CLK,LD:IN STD_LOGIC;D:IN STD_LOGIC_VECTOR(7 DOWNTO 0);CAO:OUT STD_LOGIC);END COMPONENT LCNT8;SIGNAL CAO1,CAO2:STD_LOGIC;SIGNAL LD1,LD2:STD_LOGIC;SIGNAL SPWM:STD_LOGIC;BEGINU1:LCNT8 PORT MAP(CLK=>CLK,LD=>LD1,D=>A,CAO=>CAO1);U2:LCNT8 PORT MAP(CLK=>CLK,LD=>LD2,D=>B,CAO=>CAO2);PROCESS(CAO1,CAO2)ISBEGINIF CAO1='1'THEN SPWM<='0';ELSIF CAO2'EVENT AND CAO2='1'THEN SPWM<='1';END IF;END PROCESS;LD1<=NOT SPWM;LD2<=SPWM;PWM<=SPWM;END ARCHITECTURE ART;（3）仿真结果验证PWM.VHD的时序仿真结果（4）逻辑综合结果6.实验总结经过本次实验，我学会了Quartus II 8.0 开发系统的基本操作，并对它有了一定的了解和认识。
实验三_基于Quartus_II的流水灯设计仿真(新).
2
三、实验原理
………………………………
流水灯是一种效果灯光，它通过按固定的规律将LED 点亮或熄灭
上图给出了一种简单的流水灯状态变化示意图，用逻 辑电路控制8个LED灯，始终保持7亮1暗，在脉冲信 号CP的推动下循环流动；
将灯亮用1表示，灯灭用0表示；
3
1．二进制译码器结合计数器实现
QuartusII软件可到实验中心网站上下载，要注意它 的破解步骤。
10
一、准备
1、使用QuartusII软件之前，请确保软件已正常破解
若启动QuartusII时看到如下注册请求界面，则说明软件尚 未注册许可，需要进行认证后才能正常使用：
11
在开始菜单\运行中输入命令：cmd，打开MS-DOS命令窗； 在命令窗中输入： ipconfig/all，回车后即列出本机物理地
（3）选择仿真器和综合器类型（默认“None”为选 择QuartusII自带的）；
（4）选择目标芯片（开发板上的芯片类型）； （5）工具设置，默认为都不选择，可直接跳过； （6）完成创建。 工程建立后，若需要新增设计文件，可以通过菜单
项Project /Add_Remove……在工程中添加新建立的 设计文件，也可以删除不需要的设计文件。编译时 将按此选项卡中列出的文件处理。
完成画线连接操作
鼠标放到端点处，会自动变为小十字形，按下左键 拖动到目标处，释放后即完成本次画线操作
若要画折线，在转折处单击一次左键，继续拖动即 可；
为INPUT、OUTPUT端口命名：双击该输出端口， 在弹出的窗口中输入名称即可。
28
完整的计数译码8位流水灯参考逻辑图
29
四、全程编译
基于QuartusⅡ顺序脉冲发生器与序列信号产生、检测器的仿真设计
基于QuartusⅡ顺序脉冲发生器与序列信号产生、检测器的仿真设计2011级通信工程一班刘志鹏一、实验目的1、进一步熟悉QuartusⅡ的使用方法2、加深对用QuartusⅡ进行仿真的认识3、通过仿真和对比之前实验中用实际芯片组成的功能电路，认识QuartusⅡ的优点和实用性二、实验原理、过程与结果1、顺序脉冲发生器（1）功能电路图（2）设计思路、原理利用三个JK触发器（74109）实现异步八进制循环计数，利用其三个输出端作3-8译码器（74138）的输入端，实现随着CLK信号，译码器经过反向器输出为并行的顺序脉冲输出。
由于在之前实际电路中已经做过相关具体的分析，故在此不做赘述。
（3）实现结果设置输入波形为CLK信号，使用QuartusⅡ进行波形的仿真，仿真结果如下图所示：（4）结果分析从仿真波形中可以看出，随着CLK信号上升沿的出现，y1-y7不断的进行脉冲信号的更迭。
并且对比之前做过的顺序脉冲发生器的实际电路，不难发现实验结果相同。
2、序列信号发生器与检测器（1）功能电路图（2）设计原理、思路a.序列信号发生器部分使用2-5-10计数器（7490）实现5进制置零计数，然后将计数输出送入8选1数据选择器（74151）的地址输入端。
这样就会实现D0~D4的循环输出。
之后将“D0D1D2D3D4”接成“10110”，则在数据选择器输出端Y上输出“10110”的序列信号。
由于在之前实际电路中已经做过相关具体的分析，故在此不做赘述。
B.序列信号检测器部分使用两个D触发器(74175)实现对输入的存储，当触发器0D和1D分别存储“1”、“1”，后，输入端再输入一个信号“0”时，输出高电平。
（3）实现结果设置输入波形为CLK信号，使用QuartusⅡ进行波形的仿真，仿真结果如下图所示：（5）结果分析从仿真波形中可以看出，随着CLK信号上升沿的出现，数据选择器的输出为10110，而且当数据选择器的输出出现110后，序列信号检测器的输出为高电平。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Quartus II实验
(顺序脉冲发生器，序列信号的产生和检测)
实验目的
(1)熟悉Quartus II 软件的使用方法,了解硬件描述语言VHDL
(2)练习使用软件仿真的方法,设计数字逻辑电路
(3)掌握基于FPGA实现数字系统过程
(4)学习用功能仿真和时序仿真波形测试所设计的系统
实验原理
一、现代数字系统的设计方法
随着可编程器件的出现和计算机技术的发展，使EDA 技术得到了广泛应用，设计
方法也因此发生了根本性的变化。
由传统的“自底向上”的设计方法转变为一种新
的“自顶向下”设计方法，其设计流程如下：第一步，进行行为设计，确定电子系
统或ASIC 芯片的功能、性能及允许的芯片面积和成本等。
第二步，进行结构设计，
根据电子系统或芯片的特点，将分解为接口清晰、相互关系明确、尽可能简单的子
系统，得到一个总体结构。
第三步，把结构转化为逻辑图，即进行逻辑设计。
在这
一步中，希望尽可能采用规则的逻辑结构或采用已经经过验证的逻辑单元或模块。
第四步，进行电路设计，将逻辑图转化为电路图。
最后一步是进行ASIC 的版图设
计，即将电路转换成版图，或者用可编程ASIC 实现。
二、FPGA的特点及设计软件
FPGA通称为可编程逻辑器件,它们都是在PLA ,PAL 和GAL等逻辑器件的基础上发展
起来的,主要有Altera公司和Xilinx公司生产的系列产品,比起早期的可编程逻辑器
件来,它们容量更大,速度更快。
许多生产可编程器件的公司为了推广它们产品都有
自已的开发软件,其中应用较广的有Altera 公司的MAX+pluaII 软件,它有以下主要
优点:
(1) 开放的接口;
(2) 与结构无关的设计开发环境,具有强大的逻辑综合与优化功能;
(3) 支持各种HDL输入选项, 支持VHDL 硬件描述语言;
(4) 全集成化的输入开发环境;
(5) 丰富的设计库资源; (6)支持原理图,文本和波形等多种输入方法; (7)有丰富的在
线帮助功能。
因此特别适合初学者使用,可作为数字电路系统的设计和开发软件。
在指导学生进行课程设计时,应先学习MAX+pluaII 软件和VHDL 语言的编程方
法,掌握CPLD/FPGA 实验开发系统的使用。
实验设备与器件
计算机，必要软件
实验内容
（1）设计顺序脉冲发生器
（2）序列信号的产生和检测实验图像以数据
一．
（1）顺序脉冲发生器电路原理图
（2）运行后的波形图如下图所示
二．
（1）列信号的产生电路原理图
（2）运行后的波形
三．
（1）序列信号的检测电路原理图
（2）运行后的波形如下图
实验结论
本实验通过使用软件对以前所做过的实验进行设计，得出的结果与以前的实验结论相符，说明仿真设计的正确性，同时，我也看出通过Quartus II的使用，使得电路的设计更加快捷方便。
实验收获与体会
对于本次实验的学习，我对Quartus II的使用有了初步的了解，对以后使用软件设计数电实验电路打下了良好的基础，同时，我也发现了此软件的实用性与易操作优点，从而也对实验产生了新的兴趣。