锁相频率合成器的设计
LMX2336锁相环频率合成器电路的设计及编程应用
ｎｄ ａ ＶＣＯ ｃ ｉ ｒ ｃ ｕ ｉ ｔ ｂ ａ ｓ ｅ ｄ ｏ ｎ Ｌ ＭＸ ２ ３ ３ ６ ｉ ｓ ｇ ｉ ｖ ｅ ｎ ．Ｔ ｈ ｅ ｗａ ｙ ｕ ｓ ｉ ｎ ｇ Ｈｏ ｔ ｅ ｌ ｋ ｐ ｒ ｏ ｒａ ｇ ｍ ｍｉ ｎ ｇ ｍｉ ｃ ｒ ｏ ｃ ｏ ｎ ｔ ｒ ｏ ｌ ｌ ｅ ｒ ＨＴ ９ ８ Ｒ ０ ６ ８ ｔ ｏ ｃ ｏ ｎ ｔ ｒ ｏ ｌ
不 可 比拟 的 。Ｌ Ｍ Ｘ ２ ３ ３ ６就 是这 样 一款 符合 设 计应 用
干扰 ， 产 生频率 稳 定度 高 的射 频 载波 ， 在 通信 传 输 中
【 摘
要】在无线 电收发设备 中， 锁相 频率合成器 电路是其不 可或缺 的组成部分。首先介绍 了美 国国家半导体公 司
生产 的低功耗 双 通 道 频率 合 成 器 Ｌ ＭＸ ２ ３ ３ ６ 的 内部 结 构 ， 然 后在 深 入研 究其 应 用 特 点 的基 础 上 ， 给 出 了基 于 Ｌ Ｍ Ｘ ２ ３ ３ ６的外 围滤波器 和 Ｖ Ｃ Ｏ电路 的设 计， 以及利用合 泰单 片机 Ｈ Ｔ ９ ８ Ｒ ０ ６ ８编 程控制 Ｌ ＭＸ ２ ３ ３ ６来 达到调 整 Ｖ Ｃ Ｏ
YTO单锁相环频率合成器设计
关系， 这必然有助于促进集 群内部的技术进步 。 另一方面 ， 集群 内部 的生产企业 、 供应商 、 户在地缘上的聚集 ， 用 创新费用 和压 力就可 以分散 到集群 的各个 组织 中去承担 ， 了新 的创新反 缩短 馈 回路 。
话 ．０ ４－ ９ ２ ． ２ ０ ０ — ３
［ 国家七部委 为“ 环 经济 ” 脉 】 国信 息报 ，０５ ４ ］ 循 把 ． 中 ２０ －
（ 电子科技 大学空天科 学 术研 究院 ， 技 四川 成都 ６０５ ） １０４
摘要 ： 矢量信号 源作 为一种通 用测试仪 器， 制 、 是研 检测 与维护很 多军用电子产 品的必备 工具。频 率合成 器是 矢量 信号
源的核心组成部分 ， 号源整机 的功能和指标起 着决定性作 用。 对信 文章介 绍了Ｙ ０ ＹＧ Ｔ （ ｌ调谐振 荡器） 单锁相环 频率合成
会延缓工业 活动达 到工业生态要求 的进程 。
参考 文献 ［１ 国循 环经济． 作会议讲话 ，０ ４ ０ ． Ｒ． 全 Ｘ － ２０—９
版社 ．０ ４ ２ｏ．
作者简介 ： 刘轶（９３ ） ， 南南阳人 ， 西省行政 学院 １７一 ， 河 女 陕
计 信 息化 。
［ 马 凯． 和 落 实科 学发展 观 大力推进循 环 经济发展 财务 管理教研部讲师 ， １ 】 贯彻 硕士 ， 究方向 ： 环经济 、 域经 济、 研 循 县 会 ［ 解振 华． ２ ］ 关于循 环 经济理 论 与政 策 的几点 思考［】 明 Ｎ． 光
２ １ 年第６ ００ 期 （ 总第 １ １ ４ 期）
串圈高新技术企业
Ｃｈ ｎ － ｅ ｈ Ｅｎ ｅｐ ｉｅ ｉ ａＨｉ Ｔ ｃ ｔ ｒ ｒｓ ｓ． １ Ｃ ｍｕａｖｔ ｔ ｙ １ ） ４
锁相频率合成器的设计
锁相频率合成器的设计
锁相频率合成器是一种电子设备，用于产生高精度、稳定的时钟信号。
它的设计基于锁相环（PLL）的原理，能够将输入的参考时钟信号锁定到输出时钟信号的频率，从而实现精确的频率合成。
锁相频率合成器的基本组成包括相锁环、参考时钟源、振荡器、分频器、相位检测器和控制电路等部分。
其中，相锁环是核心部件，其工作原理为将参考时钟信号和振荡器输出的信号进行比较，通过相位检测器不断调整振荡器的频率和相位，使其与参考时钟信号同步。
在设计锁相频率合成器时，需要考虑多种因素，如稳定性、相位噪声、抖动、锁定时间、输入输出频率范围等。
为了实现高精度的频率合成，通常会采用高品质的元器件和优化的电路设计，同时还需要进行严格的测试和调试。
锁相频率合成器广泛应用于通信、测量、计算机和工业控制等领域，为各种设备和系统提供高精度的时钟信号支持。
随着技术的不断进步，锁相频率合成器的设计也在不断升级和完善，以满足更加严格的应用需求。
- 1 -。
锁相频率合成器的设计
目录摘要 (1)1. 设计任务 (2)2. 锁相频率合成器的硬件设计 (2)2.1 锁相环基本原理 (2)2.2 频率合成器总体设计方案 (3)2.3 VCO电路设计(MAX2620) (4)2.4 集成锁相环电路设计（MB1504） (6)2.5 单片机控制电路设计 (9)3. 软件设计 (11)3.1 MB1504数据输入设计 (11)3.2 程序流程设计 (13)总结 (15)参考文献 (16)锁相频率合成器的设计摘要由锁相环构成的间接式频率合成器在无线通信领域发挥着非常重要的作用。
通常采用锁相频率合成器的输出信号来作为无线接收机中的本振信号，以使直接频率调制器、频率解调器能够从输入信号中再生载波。
本文锁相频率合成器的整个设计方案，包括压控振荡器VCO电路设计、MB1504集成锁相环电路设计、以及单片机最小硬件系统、单片机与MB1504接口电路等硬件电路设计；软件方面，以MB1504串行数据输入格式为标准，通过分析MB1504串行数据传输时序图，建立了串行通信协议。
关键词：频率合成器；锁相环；控振荡器(VCO)1. 设计任务设计一个基于锁相环的锁相频率合成器2. 锁相频率合成器的硬件设计2.1 锁相环基本原理锁相环（PLL ）是一个相位跟踪系统。
图2-1显示了最基本的锁相环方框图。
它包括三个基本部件，鉴相器（PD ） 环路滤波器（LPF ）和压控振荡器（VCO ）图2- 1 基本的锁相环方框图设参考信号（1） 式中 ur 为参考信号的幅度ωr 为参考信号的载波角频率θr(t)为参考信号以其载波相位ωrt 为参考时的瞬时相位若参考信号是未调载波时，则θr(t)= θ1=常数。
设输出信号为（2）式中 Uo 为输出信号的振幅ωo 为压控振荡器的自由振荡角频率θo (t)为参考信号以其载波相位ωot 为参考时的瞬时相位, 在VCO 未受控制前他是常数，受控之后他是时间函数。
则两信号之间的瞬时相位差为（3） 由频率和相位之间的关系可得两信号之间的瞬时频差为（4）()sin[()]r r r r u t U t t ωθ=+()cos[()]o o o o u t U t t ωθ=+0000()()(())()()c r r r r t t t t t t θωθωθωωθθ=+-+=-+-00()()e r d t d t dt dt θθωω=--鉴相器是相位比较器，他把输出信号uo(t)和参考信号ur(t)的相位进行比较，产生对应于两信号相位差θe (t)的误差电压ud(t)。
基于锁相环频率合成技术的波形发生器设计
基于锁相环频率合成技术的波形发生器设计一、引言波形发生器是一种用于产生特定波形信号的电子设备，广泛应用于通信、测量、实验室等领域。
基于锁相环频率合成技术的波形发生器能够高精度地产生各种复杂的波形信号，具有频率可调、相位可控、稳定性高等优点，因此在现代电子设备中得到了广泛的应用。
二、基本原理基于锁相环频率合成技术的波形发生器主要由锁相环（Phase-Locked Loop, PLL）和数字控制电路组成。
其中，锁相环是一种反馈控制系统，它通过比较输入参考信号和输出信号的相位差，并根据差值进行调整，使输出信号的频率和相位与输入参考信号保持一致。
数字控制电路则负责接收用户设置的参数，控制锁相环的工作状态和输出信号的波形特性。
三、设计步骤1. 确定波形要求：首先需要明确设计的波形类型和要求，例如正弦波、方波、三角波等，以及所需的频率范围和分辨率。
2. 选择锁相环芯片：根据波形要求选择合适的锁相环芯片，考虑芯片的性能指标、工作频率范围、稳定性等因素。
3. 设计参考信号源：波形发生器的基准时钟通常采用稳定的晶振或时钟源，根据锁相环芯片的需求设计参考信号源电路。
4. 设计数字控制电路：根据用户需求设计数字控制电路，包括参数输入、控制逻辑和输出接口等部分。
5. 编程设置参数：利用数字控制电路进行参数设置，包括频率、相位、幅度等参数的输入和调整。
6. 输出波形信号：锁相环芯片根据输入的参数和参考信号源产生稳定的波形信号，并输出给用户使用。
四、应用场景基于锁相环频率合成技术的波形发生器广泛应用于多个领域。
在通信领域，它可以用于产生各种调制信号，用于调试和测试通信设备的性能。
在测量领域，它可以用于产生精确的时钟信号，用于同步测量设备的采样时序。
在实验室研究中，它可以用于产生特定频率和相位的信号，用于控制和激励实验装置。
五、总结基于锁相环频率合成技术的波形发生器具有频率可调、相位可控、稳定性高等优点，能够产生各种复杂的波形信号。
基于MC145162的锁相频率合成器的设计
此 芯片采 用 Ｃ ＭＯＳ工艺 ， 的最 高工作 频率 可 达到 它 ６ ０ＭＨｚ ，内部包 括充 分可 编程 的接 收 、发送 、参考 和辅 助 参考 计数 器 ，它们 的存 取可 以通 过 一个 串行
ｊ 魍
叛 德
图 １ 锁相 式频率合成 器电路框 图
收稿 日期 ：２ １ 卜 ２ ０ 卜０ ９
作者简介：夏继媛 （９ ９ ） １７ 一 ，女，吉林人，讲师 ，硕士，主要研究方 向为嵌入式技术、无线通讯技术
２ ０ １ ２ 压控 振 荡器 电路 （ Ｏ） ． ＶＣ
深 圳 职业 技术 学 院学 报
路 的工作 原理 就 是将 ２套独 立 ＶＣ 电路配 合锁 相 Ｏ
技术 是 一种相 位 负反 馈频 率控 制 技术 ，该 技术 在 锁定 时无 剩 余频 差 ，并具 有 良好 的窄 带载 波跟踪 性能 和带 宽调 制跟 踪性 能 ，而 且对 相位 噪 声和 杂
散也具有很好 的抑制作用 ，具有控制灵活、体积
（ Ｃ ，其 工 作范 围为 ３ ￣６ Ｖ Ｏ） ０ ０ＭＨｚ ，而 这 种 电
路 结构 在 高 频 到特 高频 （ ＂ ０ ｚ ３ ￣５ ０ ＭＨ ）范 围是 ＶＣ 的 主 要 结 构 形 式 之 一 ， 其 特 点 是 容 易 起 Ｏ
振 ． 同时 由于采 用 了共集 电极组 态 ，振 荡频 率可 做 到 较高 ，频率 稳定 度 也较好 ．为 了方便 调 试 ， 其 中 电感 采 用 自制 的 中周 ．
ｐＤ
偏 置形 式 ，其 中 １ ， １ ，Ｊ７是偏 置 电阻 ，用 来 ７ ７ Ｒ １ ｏ ２ １ 调 节三 极 管 Ｑ１ 的工作 点 电压 ，输 入 信号 从耦 合 电 ６ ３ 容 ｃ７输 入 ，放 大后 的信 号 由 Ｃ７输 出给 缓冲 、隔 １ ２ １ １
基于cd4046锁相环的数字频率合成器电路设计
基于cd4046锁相环的数字频率合成器电路设计1. 介绍在当今的数字电子领域，频率合成器扮演着至关重要的角色，它可以将一个基础频率信号合成出多个频率信号，广泛应用于收音机、数字通信、无线电、雷达等领域。
本文将重点讨论基于cd4046锁相环的数字频率合成器电路设计，以及CD4046的基本工作原理和性能特点。
2. 基础原理CD4046作为一种锁相环集成电路，它由相位比较器、环路滤波器和振荡器组成。
在频率合成器中，CD4046可以将输入信号频率合成成另一个输出频率信号，并且具有较高的信号锁定能力。
其基本工作原理是根据输入信号频率与振荡器输出信号频率之间的差值，不断调节振荡器输出频率，直至二者频率相同，从而实现信号的合成。
3. 设计步骤(1) 确定合成频率范围：根据实际需求确定所需合成频率范围，进而选择合适的分频倍数和振荡器参数。
(2) 选择振荡器电路：根据合成频率范围选择合适的振荡器电路和频率合成器芯片，CD4046是目前较为常用的选择之一。
(3) 进行电路仿真：使用电路仿真软件对设计电路进行仿真和调试，确保电路工作稳定和合成频率准确。
(4) 调节环路参数：根据实际需求调节环路参数，如环路带宽和环路增益，以实现更精准的频率合成效果。
4. 性能分析CD4046锁相环具有较高的抗干扰能力和频率稳定性，能够在一定程度上抵抗外部环境干扰和波动。
其响应速度较快，能够实现快速锁定输入信号频率，并且具有较高的合成精度和稳定性，适用于多种频率合成场景。
5. 个人观点在设计数字频率合成器时，选择合适的频率合成器芯片对电路性能起着至关重要的作用。
CD4046锁相环作为一种可靠的集成电路芯片，具有较高的性能和稳定性，是设计高质量数字频率合成器的重要选择之一。
在实际应用中，需要根据具体需求合理设计振荡器电路和调节环路参数，以实现更加精准和稳定的频率合成效果。
总结：本文对基于CD4046锁相环的数字频率合成器电路设计进行了全面评估和探讨，介绍了其基本工作原理、设计步骤、性能分析和个人观点，并对其在数字频率合成器设计中的重要性进行了强调。
基于CD4046锁相环的频率合成器设计
三、确定电路组成方案
原理框图（图1）如下，锁相环路对稳定度的参考振动器锁定，环内串接可编程的分频器，通过改变分频器的分配比N，从而就得到N倍参考频率的稳定输出。晶体振荡器输出的信号频率f1，经固定分频后（M分频）得到基准频率f2，输入锁相环的相位比较器（PC）。锁相环的VCO输出信号经可编程分频器（N分频）后输入到PC的另一端，这两个信号进行相位比较，当锁相环路锁定后得到：
图2 1——999分频器
五、锁相环参数设计
本设计中，M固定，N可变。基准频率f2定为100Hz，改变N值，使N=7001~7999，则可产生f2=700.1KHz—799.9KHz的频率范围。锁相环锁存范围：
fmax=800.00KHz
fmin=700.00KHz
则fmax/fmin=1.1
使用相位比较器PC2
（三）、N分频的设计
根据本次课程设计的要求，需设计一个N=7000-7999的分频计。通过方案的比较采用四块CD4522构成。CD4522是可预置数的二一十进制1/N减计数器。其引脚见附录。其中D1-D4是预置端，Q1—Q4是计数器输出端，其余控制端的功能如下：
PE（3）=1时，D1—D4值置进计数器EN（4）=0，且CP（6）时，计数器（Q1—Q4）减计数；CF（13）=1且计数器（Q1—Q4）减到0时，QC(12)=1 Cr(10)=1时，计数器清零。
3、拨动拨码盘，测输出频率
拨码盘
输出频率f（Hz）
输出波形
7000
700.00K
方波
7001
700.10K
方波
7051
705.10K
方波
7551
755.10K
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
锁相频率合成器的设计
设计任务和技术指标
1.工作频率范围：300kHz—700kHz
2.电源电压：Vcc=5V
3.通过原理图确定电路，并画出电路图，计算元件参数选取电路元件（R1，R2，
C1，R1ˊ,R2ˊ及环路滤波器的配置）
4.组装连接电路，并测试选取元件的正确性，调试并测量电路相关参数（测量
相关频率点，输出波形，频率转换时间t c）
5.总结并撰写实验报告
设计方案
锁相频率合成器原理
锁相环（PLL）是一个相位误差控制系统，利用反馈控制原理实现频率及
相位的同步技术。
锁相环通过比较输入信号和压控振荡器输出频率之间的相
位差，产生误差控制电压来调整压控振荡器的频率，以达到与输入信号同频。
锁相环路的基本组成框图如图1-1所示。
它由鉴相器（PD）、环路滤波器（LF）和压控振荡器（VCO）三部分组成。
其中，PD和LF构成反馈控制器，
而VCO就是它的控制对象。
锁相环路的基本组成框图（1-1）
将一个或几个标准频率，经过加、减、乘、除四则运算，变成具有同
稳定度和准确度的多个所需频率的技术称为频率合成技术。
锁相式频率合
成器，其优点是可以实现任意频率和带宽的频率合成，具有极低的相位噪
声和杂散。
是目前应用最为广泛的一种频率合成方法。
典型的直接式频率合成器组成框图如图1-2所示。
它由参考振荡器、参
考分频器、鉴相器（PD ）、环路滤波器（LF ）、压控振荡器（VCO ）和可编程分频器等部分组成。
直接式频率合成器（图1-2）
由图1-2可知，晶体振荡器的频率i f 经过M 固定分频后得到步进参考频率
REF f ，将REF f 信号作为鉴相器的基准与N 分频器的输入进行比较，鉴相器的输出
Ud 正比于两路输入信号的相位差，Ud 经过环路滤波器得到一个平均电压Uc ，Uc 控制压控振荡器（VCO ）频率0f 的变化，使鉴相器的两路输入信号相位差不断减小，直到鉴相器的输入为零或者某一直流电平，这时称为锁定。
锁定后的频率为0//i REF f M f N f ==即0(/)i REF f N M f N f ==g g 。
当预置分频数N 变化时，输出信号频率0f 随着发生变化。
锁相环中的滤波器时间常数确定了跟随输入信号的速度，同时也限制了锁相环的捕捉范围。
电路原理与设计
1.CD4046锁相环工作原理
CD4046是通用的CMOS 锁相环集成电路，其特点是电源电压范围宽（为3V －18V ），输入阻抗高(约100MΩ)，动态功耗小，在中心频率f0为10kHz 下功耗仅为600μW，属微功耗器件。
CD4046是带有RC 型VCO 的锁相环路，属于低频锁相环路。
采用 16 脚双列直插式，图1-3为CD4046的内部功能框图和构成锁相频率合成器时的外围元件连接图。
从图中可以看出，CD4046主要由相位比较Ⅰ、Ⅱ、压控振荡器
（VCO ）、线性放大器、源跟随器、整形电路等部分构成。
芯片内含有一个低功耗、高线性VCO ，两个工作方式不同的鉴相器PDI 和PDII ，A1为PDI 和PDII 的公用输入基准信号放大器，源跟随器A2与VCO 输入端相连是专门作FM 解调输出之用的，此外还有一个6V 左右的齐纳稳压管。
CD4046的管脚排列图如图1-4。
1-3 CD4046的内部功能图 1-4 CD4046引脚图
CD4046引脚功能描述:
DD
( )Text
A 1
VCO
A 2
PDII
PDI
144
16
10
325
9
6111278
15
V t
f i
u v u i 1
13
3
R 4
R 2
R 1
R 5
R C
C ( )f v
2.参考振荡器（晶体振荡器）工作原理
参考振荡器可采用门电路（74LS系列或CD系列）与标称石英晶体构成振荡器。
石英晶体振振器的电路符号、等效电路、电抗曲线如图1-5所示。
工作电路图如1-6所示。
1-5晶振 1-6参考晶体振荡器电路图从石英晶体谐振器的电抗特性可看出，在串、并联谐振频率之间很狭窄的工作频带内，它呈电感性。
因而石英振荡器可以工作于感性区和串联谐振频率上，但不能使用容性区。
根据晶体在振荡电路中的不同作用，振荡电路可分为两类：一类是石英晶体在电路中作为等效电感元件使用，这类振荡器称为并联型晶体振荡器；另一类是把石英晶体作为串联谐振元件使用，使它工作于串联谐振频率上，称为串联型晶体振荡器。
3.分频器工作原理
分频器采用预置法将两个74HC163先反馈后级联构成，前一级的RCO信号作
为后一级的使能信号。
时钟信号采用同一输入。
分频数通过改变ABCD的高低电平来实现。
工作电路图如图1-7。
1-7 分频器电路图。