32位微处理器
《计算机硬件技术基础(第三版)》第3章 32位微处理器
（１）总线接口部件 总线接口部件与片内Cache外部总线接口实行的是逻辑接口连接。当访问 Cache出现没命中、或需更改系统存储器内容、或需向Cache写入某些信 息时，就要通过总线接口从外部存储器系统中取出一批数据。 （２）预取缓冲部件 预取缓冲部件 取指令是指从高速缓冲存储器Cache内或从内存储器中取出指令代码， 以备译码之用的操作。 （３）指令译码部件 指令译码部件 译码操作， 一是检查一条指令的格式， 二是确定它是哪种类型操作的指令，并给出这条指令所需的操作数。 （４）控制部件 控制部件 Pentium微处理器控制部件的作用是，负责解释来自指令译码部件的 指令字和控制ROM的微代码。控制部件的输出控制着整数流水线部件和 浮点部件。 （5）执行部件 执行部件 是微处理器用于执行指令所规定的具体操作的CPU的核心硬件部分。 这些非常具体的操作是指诸如数值运算、逻辑操作以及分支转移处理等。
为了支持在Pentium内采用的分支转移预测新技术，芯片内装备有两个 预取缓冲存储器，一个是以线性方式来预取代码，另一个则是根据分支转 移目标缓冲器（BTB）预取代码。这样就可以保证在执行之前将所需用的 指令从存储器预取出来。 由于Pentium采用了这项技术，可以在无延迟的情况下正确地预测各 种转移。另外，V流水线中的条件转移指令可以与一条比较类指令成对执 行，当然也可以与U流水线中的置标志指令配合执行。但Pentium作到了 与现有软件是完全兼容，所以不必修改现有软件。
计算机硬件技术基础
3．1 ．
CISC和RISC 和
1 复杂指令系统计算机 复杂指令系统计算机—CISC 每一种微处理器的CPU都有属于它自己的指令系统。 CPU正是通过执行一系列的特定的指令来实现应用程序 的某种功能。像Intel x86系列，为了增加新的功能， 就必须增加新的指令；另一方面，为了保持向上兼容， 又必须保留原有的指令。每条指令又有若干个不同的操 作字段，用来说明要操作的数据类型，以及存放的位置。 这就意味着一个较大的指令系统和复杂的寻址技术。以 这样的微处理器为平台的计算机系统就是“复杂指令系 统计算机”(CISC)。 CISC也有许多优点，如指令经编译后生成的指令程 序较小执行起来较快，节省硬件资源。像存取指令的次 数少，占用较少的存储器等。
新编16_32位微型计算机原理及应用(李继灿主编)课件第2章
2. I/O空间: 486利用低16位地址线访问I/O端口，所 以I/O端口最多有216=64K，I/O地址空间为 0000H～FFFFH。 注意：I/O地址空间不分段 I/O地址空间与存储空间不重叠 CPU有一条控制线M/IO，在硬件设计上用 M/IO=1，参与存储器寻址，用M/IO=0参与 I/O寻址。 从PC/XT～Pentium，基于Intel微处理器的 系统机，实际上只使用低10位地址线，寻址 210=1024个I/O端口。
指 代码流 预取 令 译 指令 码 24位 2*16 总线 器
数据总线 线性地址总线 32 32
A2~A31 BE0~BE3 系统 地址总线
D0~D31 系统 数据总线
控制 总线
控制ROM 控制部分
系统 控制总线
指令队列
译码部分 指令预取部分
总线接口部分
一. 7个功能块： 1.总线接口单元： 产生三总线信号，进行存储器和I/O端口 的访问。
地址（32位） A2~A31、BE0~BE3 地址驱动器 系统地址总线
数据（32位） 写缓冲器 4*80 D0~D31 数据（32位） 数据总线收发器 系统数据总线 控制总线 系统控制总线
2.高速缓冲存储器(CPU内部的Cache)： 存放从存储器中取出的最近要执行的指 令和数据，这样CPU就只需从Cache中取指令， 不必经常访问存储器了。
指 运算部分 微指令 令 代码流 控制部分 指令 译 24位 码 总线 器
指 令 预 取 队 列
5.控制器： 控制器采用微程序设计，根据指令译码 器送来的信息产生微指令，对运算器、存储 器管理部分……发出控制信号。 存储管 指 控制与保护 理部分 令 微指令 部件 译 运算部分 码 控制ROM 器 控制器
航顺高性能32位MCU系列产品特点及其产品应用介绍
1前言传统的低功耗MCU设计都是以8位MCU为主，因为8位内核阈门相对较少，运行或泄露电流低，售价也相对低廉。
但是，随着物联网、5G、云计算、大数据以及智慧城市、智慧家庭、智慧园区的应用，8位内处理效率已经不能满足市场需求。
近年来，鉴于以下缘由，32位低功耗MCU得以兴起。
①手持式消费性电子产品与无线功能的需求越来越高、设计越来越复杂，要提高性能的同时又要兼顾低功耗，需要有一高性能低功耗的主控MCU来作为平台。
②工业上的智能化也在展开，如远程监控、数字化、网络化等。
简单说来，就是人物之连结（云端应用）、物物之连结（物联网）需求越来越多，导致产品功能越来越复杂，运算量越来越高，③制程微缩技术的进步，嵌入式闪存制程普及化及降价，主要成本来自内存大小及模拟外围和I/O管脚数量，CPU内核的成本差异已大幅缩短，更促进了高性价比32位低功耗MCU的快速发展。
应该看到，随着集成电路制造技术的不断进步,单个芯片上集成的晶体管越来越多。
这使得大规模集成电路（VLSI）的功耗成为芯片设计的关键问题，尤其是，当工艺发展到深亚微米时，功耗对电路的影响使它成为集成电路设计中必须考虑的因素。
低功耗设计对提高电路可靠性和降低成本有着非常积极的作用。
就数字CMOS电路功耗主要由动态开关功耗、漏电功耗和短路功耗三部分组成，其中动态开关功耗占据了总功耗的绝大部分，因此降低功耗主要通过降低动态开关功耗实现，而降低动态开关功耗又可以通过减小翻转率、减小负载电容和降低芯片供电电压等手段实现。
今天，不管是通用MCU，还是低功耗MCU对于国产MCU产业面临的现实困境，想要在通用MCU 领域和国外企业直面竞争，是非常不现实的。
我们更倾向于在细分领域形成差异化优势，根据客户实际的需求对产品的功能、外围电路、模拟特性等进行定制化设计，以此打开市场。
与此同时，航顺芯片也在加快32位MCU产品系列的扩充，其量产的通用8位MCU（HK32S003XX 家族），32位MCU-M3家族（HK32F103）和M0家族（HK32F030/031）已有近百个单品型号，功耗更低，稳定性可以通过车规级测试标准。
stm32的组成
stm32的组成STM32是一款由STMicroelectronics公司生产的32位微控制器系列，广泛应用于嵌入式系统领域。
STM32微控制器由核心处理器、存储器、外设和引脚等组成，其丰富的特性和强大的性能使其成为嵌入式系统设计的首选。
1. 核心处理器：STM32微控制器使用ARM Cortex-M系列核心处理器，如Cortex-M0、Cortex-M3、Cortex-M4等。
这些处理器具有低功耗、高性能和丰富的指令集，适用于嵌入式应用。
它们提供了高效的计算能力、良好的实时性能和出色的能源管理。
2. 存储器：STM32微控制器具有不同容量和类型的存储器，包括闪存存储器、RAM和EEPROM。
闪存存储器用于存储程序代码和数据，RAM用于临时存储数据，EEPROM用于非易失性存储。
存储器的大小和类型可以根据具体应用的需求进行选择。
3. 外设：STM32微控制器提供了丰富的外设，包括通用输入/输出口（GPIO）、通用串行总线（USART、SPI、I2C）、通用定时器和计数器（TIM）、模拟至数字转换器（ADC）、数字至模拟转换器（DAC）、通用同步/异步收发器（USART、USB、CAN）等。
这些外设可以满足不同嵌入式系统的需求，实现各种功能。
4. 引脚：STM32微控制器的引脚用于连接外部器件，如传感器、执行器、显示屏和通信设备等。
引脚的数量和类型根据具体微控制器型号的不同而有所差异，可满足不同应用的连接需求。
微控制器的引脚也具有多种功能，如GPIO、模拟输入、定时器输入捕获等。
5. 电源管理：STM32微控制器提供了多种电源管理功能，包括低功耗模式、供电电压检测、时钟管理等。
低功耗模式可以使微控制器在待机或睡眠状态下降低功耗，延长电池寿命。
供电电压检测用于监测供电电压的稳定性，保证微控制器正常工作。
时钟管理用于控制微控制器的时钟频率和源。
6. 开发工具：STM32微控制器配套了一系列的开发工具，如集成开发环境（IDE）、调试器和编译器等。
微机原理16位32位CPU(8086)
中 断 允 许
半 进 借 位 标 志
奇 偶 标 志
进 借 位 标 志
1-有进、借位 0-无进、借位
1-低4位向高4位有进、借位 0-低4位向高4位无进、借位
④标志寄存器
根据功能，标志可以分为两类：状态标志和控制标志
状态标志：表示前面的操作执行后，ALU所处的状态，这种状态像某 种先决条件一样影响后面的操作。 控制标志：表示对某一种特定的功能起控制作用。指令系统中有专门 的指令用于控制标志的设置和清除。 状态标志有6个，即SF、ZF、AF、PF、CF和OF ①符号标志SF（Sign Flag） 和运算结果的最高位相同。表示前面运
若TF=0 正常执行程序
返回
④标志寄存器
举例:
+ 0101 0100 0011 1001 0100 0111 0110 1010
3.8086的总线周期的概念
为了取得指令或传送数据，就需要CPU的总线接口部件执行一个 总线周期。 总线周期（机器周期）：CPU通过总线与存储器或I/O接口进行一 次数据传输所需的时间。 在8086/8088中，一个最基本的总线周期由4个时钟周期组成，将4
80386
80486 Pentium Pentium IV
32
32 32 32
27.5万
120万 310万 4200万
12.5M，后提高到 20M，25M，33M
25MHz逐步提高到 33MHz、50MHz 60MHZ和66MHZ， 后提高到200MHZ 2.4G
0.1us
2.1 16位微处理器8086
式下各位引脚功能，如出现功能不同的引脚再具体讲解 。
DIP双列直插式封装
QFP塑料方型扁平式封装
Pentium4 3.2GHz LGA775 栅格阵列封装
mips 32位 数学运算
mips 32位数学运算
MIPS（Microprocessor without Interlocked Pipeline Stages）是一种常见的32位微处理器架构，常被用于嵌入式系统和一些大型计算机系统中。
MIPS架构提供了丰富的数学运算指令集，包括整数运算、浮点运算等。
在MIPS架构中，整数运算指令包括加法、减法、乘法、除法等基本运算，这些指令可以对寄存器中的数据进行操作，同时还有移位指令用于实现乘除运算。
此外，MIPS还提供了逻辑运算指令，如与、或、非、异或等，用于处理逻辑运算。
在浮点运算方面，MIPS架构提供了丰富的浮点运算指令集，包括浮点加减、乘除、开方、取整等指令，这些指令可以对浮点数进行高精度的运算。
MIPS还支持浮点数和整数之间的转换指令，方便在不同数据类型之间进行转换和运算。
除了基本的数学运算指令外，MIPS还提供了一些高级的数学运算指令，如乘累加指令（MAC）、乘累减指令（MSUB）等，这些指令可以实现复杂的数学运算，提高运算效率。
总的来说，MIPS架构提供了丰富的数学运算指令集，可以满足各种计算需求，同时也提供了一些高级的数学运算指令，方便程序员实现复杂的数学运算。
MIPS架构的数学运算指令集的丰富性和灵活性，使其在嵌入式系统和大型计算机系统中得到了广泛的应用。
32位微处理器
WP：写保护控制位。WP=1表示表示禁止来自管理程序级的写操作写到用户级的 页面上。WP=0通过管理进程可以对用户级的只读页面进行写操作。
15
TSD：禁止定时标志。TSD=1且当前特权级不为0时，禁止RDTSC指令（读时 间标志计数器指令）且执行这一指令时将产生故障。TSD=0表示在任何特权级 上都允许RDTSC指令执行。
DE：调试扩充位。DE=1表示允许调试扩充。DE=0禁止调试扩充。实际上该位 控制是否支持I/O断点。
18
1.1 32位微处理器的寄存器组
GDTR和IDTR必须在转入保护模式之前进行初始值设定，这两个 寄存器在实地址模式下可以访问。LDTR和TR只能在保护模式下使 用，程序只可以访问段选择寄存器，其他的缓冲部分是在任务切换 时由LDT描述符和TSS描述符中自动装入的。
10
1.1 32位微处理器的寄存器组
系统地址寄存器和系统段寄存器
任务寄存器TR：是一个16位的寄存器，用来存放任务状态段表（TSS）的 段选择字。
11
1.1 32位微处理器的寄存器组
32位微处理器为了控制管理的需要，配备了控制寄存器。在80386 中配备了3个32位的控制寄存器(CR0,CR2,CR3)，发展到Pentium微 处理器时，就有5个控制寄存器(CR0~CR4)，不过，控制寄存器中的 一些位被重新定义了。这些控制寄存器中保存着全局性的和任务无 关的机器状态，供应用程序读取，而写这些控制寄存器的操作被大 多数系统禁止。
CR3：页因为Pentium的页目录表是按页排列的。 PWT：页面写贯通。PWT=1表示对当前所访问的页实现通写。PWT=0则实现
11-32位微处理器
4.1. 微处理器的发展历程
1978年Intel i8086 （第三代 16位CPU的代表）
• 3微米制造技术 • 集成度达到29000个晶体管 • 内部和外部总线都是16位，寻址20位 • 主频达4.77MHZ • 同类处理器
M68000、Z8000
4.1. 微处理器的发展历程
可供使用的存储空间总量为64TB
4. 80386的存储器管理
分段管理的优点
• 可以大大扩展存储空间
• 段地址不再由16位段寄存器直接指出， 而是由段描述符指出，存储器长度只受段描述符的限制
• 可以实现虚拟存储
• 不必将所有段都调入内存，可以随用随调 • 通过访问段描述符可以知道该段是否在内存中
• 可以实现多任务的隔离
• 实现程序的浮动装配 • 实现程序代码中的地址（逻辑地址）与 物理地址的分离
4. 80386的存储器管理
分段管理
• 80386的分段：
• 用8字节（64位）的段描述符取代8086段基址寄存器 • 段描述符记录段基址（32位）、长度（20位，以页位单位） • 每段对应一个段描述符 • 使用描述符表来管理全部的段描述符 • 每段最大4GB，每个任务最多可以拥有16K段，
理
3. 80386的工作方式
特权级与保护环
应用
OS扩展 系统服务
安全 核心 0环 1环 2环 3环
应用程序 数据库系统 操作系统
3. 80386的工作方式
虚拟8086方式
• 高速的、带有保护机制的8086 • 主要目的是为了兼容大量8086下的应用程序
4. 80386的存储器管理
多任务操作系统对存储器管理的要求
的推出，才将浮点和整数运算单元合并在一起。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
2.2
数据总线
32位数据总线是32条三态双向数据线D0~D31。D0~D7为最 低字节，D24~D31为最高字节。可以使用BS8和BS16引脚输入控 制信号来改变数据总线的宽度，将数据传送到8位或16位设备中去。 使32位微处理器能直接与32位、16位或8位总线相连接。CPU每 个时钟周期都采样这些引脚，当接收到BS16或BS8信号时，只需 要16位或8位总线有效。当同时接收到BS16或BS8信号时，只有8 位总线有效。
13
1.2 80386的寄存器
6. 调试寄存器 80386设置8个32位的调试(DEBUG)寄存器DR0~DR7。DR7 用来设置断点；DR6用来保留断点状态。DR0～DR3可用来设置4 个断点；DR4，DR5保留待用。 7. 测试寄存器 80386设置5个32位测试寄存器TR3~TR7。 TR3~TR5用于片 内Cache测试,TR6~TR7用来控制分页部件的测试操作。
10
1.2 80386的寄存器
3. 指令指针和标志寄存器 利用32位的指令指针(EIP) 可直接寻址4000MB的实存空间。 标志寄存器的位结构如下图所示。其低端12位与8086标志寄存器 完全相同，高端又设置了4个新的标位。其中，IOPL字段为特权 标志，用来定义当前任务的特权层。NT位为任务嵌套标志， NT=1，表示当前执行的任务嵌套于另一任务中，否则NT=0。VM 位是虚拟方式标志，如果VM位置“1”，表示CPU是工作在虚地址 保护方式。RF位是恢复标志位，当RF位置“1”，表示下边指令中 的所有调试故障都被忽略，当成功地执行完每条指令时，RF将被 置位。
12
1.2 80386的寄存器
CR1保留给将来开发的Intel微处理器使用；CR2包含一个32 位的线性地址，指向发生最后一次页故障的地址；CR3包含页目 录表的物理基地址，因为80386中的页目录表总是在页的整数边 界上，每4KB为一页，所以CR3的低端12位保持为“0”。 5. 系统地址寄存器 80386中设置4个专用的系统地址寄存器，它们是GDTR、 IDTR、LDTR和TR。GDTR和IDTR长48位，LDTR和TR长16位。 GDTR用来存放全局描述符表的基地址(32位)和限值(16位)； IDTR用来存放中断描述符表的基地址(32位)和限值(16位)；LDTR 用来存放局部描述符表的段选择字；TR用来存放任务状态段表的 段选择字。
17
2.3 总线传送机制
32位微处理器的所有数据传送都是由一个或多个总线周期来 完成。1字节、2字节或4字节的逻辑数据操作数可以在物理地址不 对界的情况下传送。在对界时的操作数只需要1个总线周期，而对 于不对界时的操作数就需要2个或3个总线周期。 80X86地址信号的设计可以简化外部系统的硬件。高位地址 由A2~A31提供。低位地址则以BE0~BE3形式提供了32位数据总 线4个字节的选择信号。 当字节允许符参与数据传送时，在数据总线上就会有相应的 数据总线字节被传送，如下表所示。
3
80486微处理器是在80386基础上又增加了浮点运算部件和高 速缓冲部件，其性能和速度又提高了一大步。 Pentium处理器是一种最先进的32位微处理器。它是一种双 ALU流水线工作的CPU，每一个时钟周期可执行两条指令，提供 了强有力的工作站和服务器功能。PentiumⅡ，Ⅲ及Ⅳ微处理器又 增添了多媒体处理功能，所以，Pentium微处理器也就最适用于多 媒体计算机和网络计算机中。 这3种32位微处理器的工作原理类同，都属于80X86系列。它 们的软件也与我们前面所学的16位微处理器兼容。为了学习方便， 我们先从80386微处理器开始，讲述32位微处理器的工作原理。 随后，再来介绍80486和Pentium微处理器。 本章着重讲解32位微处理器与16位微处理器在结构和工作原 理上的区别，重点论述32位微处理器的实地址方式、保护方式和 虚拟8086方式的机理，存储器的分段和分页管理以及32位微处理 器的寻址方法。使同学对32位微处理器有一个基本的认识。
18
2.3 总线传送机制
这样，由A2~A31和BE0~BE3就能形成了完整的32条地址线， 如下表所示。
有时，对多总线接口 需要 A0 和 A1 这两个地址 信号，可由上表得到右图 所示的逻辑电路产生。
19
32位 微处理器
1
2 3 4 5
80386微处理器
32位微处理器的地址总线和数据总线
32位微处理器的工作方式
21
32位微处理器实地址方式的工作原理与8086基本相同，其主 要区别是32位微处理器能处理32位数据。 在保护方式下，CPU可访问232字节的物理存储空间，段长为 232字节，而且还可以实施保护功能。分页功能是任选的。在保护 方式中引入了软件可占用空间的虚拟存储器的概念。 虚拟8086方式是一种既能有效利用保护功能，又能执行8086 代码的工作方式。CPU与保护方式下的原理相同，但程序指定的 逻辑地址与8086 CPU解释相同。 由此可见，实地址方式主要是为微处理器建立保护方式所必 须的。 在实地址方式运行时，32位微处理器就像一个速度很快的 8086 CPU，但是，对某些指令，它也可扩展为32位。保护方式 提供了复杂的存储器管理和处理器的特权级能力。在保护方式运 行时，可实现任务的切换，即切换到虚拟8086方式，允许执行 8086的操作系统和应用程序，使32位微处理器实现多任务和多用 户的目标。 22
7
1.2 80386的寄存器
80386微处理器中有通用寄存器、段寄存器、指令指针和标 志寄存器、系统地址寄存器、控制寄存器、调试寄存器以及测试 寄存器等，如下图所示。
8
1.2 80386的寄存器
1. 通用寄存器 80386中设置8个32位通用寄存器，如下图所示。它们的用法 与8086相同，也可当作8位、16位寄存器用。若作32位寄存器使 用，前面必须加字符E。
5
1.1 80386微处理器
6
1.1 80386微处理器
存储管理部件由分段部件和分页部件组成，存储器采用段、 页式结构。页是机械划分的，每4KB为一页，程序或数据均以页 为单位进入实存。存储器按段来组织，每段包含若干个页，段的 最大容量可达4 000MB。一个任务最多可包含16K个段，所以 80386可为每个任务提供64TB的虚拟存储空间。为了加快访问速 度 ，系统中还设置有高速缓冲存储器(cache)，构成完整的 cache—主存—辅存的3级存储体系。 总线接口部件通过数据总线、地址总线和控制总线负责与外 部取得联系，包括访问存储器预取指令，读／写数据和访问I／O 端口读／写数据等全部操作及其他控制功能。
14
32位 微处理器
1
2 3 4 5
80386微处理器
32位微处理器的地址总线和数据总线
32位微处理器的工作方式
80486微处理器 Pentium微处理器
15
2.1 地址总线
32位地址总线提供内存和I/O端口的物理地址，用30条地址 线A2~A31加上4个字节允许符BE0~BE3来实现。这4个字节允许符 给出了两个最低有效地址位和传送宽度编码。32位微处理器的物 理寻址空间有4GB，即232字节；而I/O地址空间只有64KB，即216 字节。所以，A2~A31用来寻址到一个4个字节的单元，而用 BE0~BE3来标识在当前传送操作中这4个字节单元的处理方法。对 于在执行计算机内存的读和写周期时，4个字节允许符BE0~BE3用 来确定数据总线上哪些字节是有效驱动的： BE0使最低8位数据 线D0~D7有效，BE1使次低8位数据线D8~D15有效， BE2使次高8 位数据线D16~D23有效，BE3使最高8位数据线D24~D31有效。这样， 字节允许符BE0~BE3直接决定32位数据总线上传送数据的宽度是 1～4个字节。
80486微处理器 Pentium微处理器
20
32位微处理器有3种工作方式，即实地址方式(real mode),保护 方式(protected mode)和虚拟8086方式(virtual 8086 mode)。它们 运行和转换的关系如下图所示。当CPU进行启动或复位时首先进 入实地址方式工作。修改控制寄存器 CR0的机器状态字时，就可 以由实地址方式转换到保护方式工作。再执行IRET指令或进行任 务转换，就可由保护方式转移到虚拟 8086方式工作。任务转换功 能是 32 位微处理器的特点之一，我们采用中断处理，就可再把 CPU从虚拟8086方式返回到保护方式，以及实地址方式。
3.1 实地址方式
32位微处理器复位或加电后即处于实地址方式。实地址方式 具有与8086相同的特性，但允许访问32位寄存器组。其寻址机制、 存储器访问范围和中断控制等都与8086相同。 在实地址方式中默认的操作数是16位数，段的大小是64KB。 则32位有效地址必须是比0000FFFFH小的值。为了使用32位寄存 器和寻址方式必须用超越前缀。实地址方式寻址方法如下图所示。
4
1.1 80386微处理器
80386微处理器的内部结构流程图如下图所示。这是一种采 用流水线工作方式的结构，内部分为中央处理部件(CPU)、存储 管理部件(MMU)和总线接口部件(BIU)3部分，图中各部分用虚线 分开。 中央处理部件由指令部件和执行部件组成。指令部件包含两 个指令队列，其一是指令预取队列，用来暂存从存储器中预取出 来的指令代码。其二是已译码指令队列；这些预取指令经预译码 后，送入已译码指令队列中等待执行。如果在预译码时发现是转 移指令，可提前通知总线接口部件去取目标地址中的指令，取代 原预取队列中的顺序指令。执行部件中包含32位的算术运算单元 ALU，8个32位通用寄存器组。为了加快乘、除法运算速度，设置 了一个64位的桶形移位器和乘／除硬件。
微型计算机及应用
பைடு நூலகம்
1
32位 微处理器
1
2 3 4 5
80386微处理器
32位微处理器的地址总线和数据总线
32位微处理器的工作方式
80486微处理器 Pentium微处理器