微机原理与接口第15章

31
第四章 总线技术 表4.4 STD总线信号定义表
32
第四章 总线技术
•REFRESH 为动态存贮器刷新控制信号。 •MCSYNC 为机器周期同步信号。 • STATUS1 和 STATUS 0 为两个状态控制 信号。 BUSRQ 和 BUSAK • 总线请求及总线 INTRQ 和 INTAK 响应信号， 允许实现DMA方式。 • 中断请求及中 NMIRQ 断响应信号， 可实现多重处理功能。 • 非屏蔽中断请求信号， 可用来处理电源故障。 • 33
工控机的内总线
9
第四章 总线技术
• 4.2.1
• •
PC机的内总线
1. PC/XT8位ISA总线 8位 ISA总线插槽定义如表4.1所示， 共有62条引脚信号。 • A0～A19共20条地址线， 用于对系 统的内存或I/O接口寻址。 • D0 ～ D7 为 8 位数据总线， 也是双 向的， 用来传送数据信息及指令操作码。
• AT总线在XT 总线基础上增加了一个 36 引脚 的插槽， 这样也就构成了16位ISA总线。 • SD8 ～ SD15 是新增加的高 8 位数据线。 • 数据总线高字节允许信号。 SBHE •
16
第四章 总线技术
• MASTER 是新增加的主控信号。 • MEM CS16 是存贮器的16位片选信号。 • 为接口的16位片选信号。 IO CS16 • 2). ISA总线的体系结构 • 在利用 ISA 总线构成的微机系统 中， 当内存速度较快时， 通常采用将内 存移出 ISA 总线、 并转移到自己的专用 总线——内存总线上的体系结构， 如图 4.6所示。
STOP
第四章 总线技术
•
• • • •
•
低有效的漏极开路信号， 为系统 错误报告信号。 INTA, INTB, INTC , INTD 低有效的漏极 开路信号， 用来实现中断请求。 SBO 低有效的输入输出信号， 为试 探返回信号。 REQ 64 SDONE 高有效的输入输出信号， 为 ACK 64 监听完成信号。 持续的、 低有效的双向三态信 号， 为64位传输请求信号。 持续的、 低有效的双向三态信 26 号， 为64位传输响应信号。
I / O CHCK
14
第四章 总线技术
• • •
TC为计数结束信号。 OWS为零等待状态信号。 IOW、 IOR 为I/O接口的写、 读命令， 低电平有效。 SMEMW、 SMEMR • 分别是小于1 MB 空间存贮器的写、 读命令， 低电平有效。 •
15
第四章 总线技术
2. 16位ISA(即AT)总线定义
第四章 总线技术
•
等待请求信号， 可由任 何主设备或从设备产生， 只要此信号有 效， 就会使主设备插入等待状态， 用它 来实现对慢速外设、 慢速存贮器操作及 单步操作等 . SYSRESET • PBRESET 是由加电或系统复位按钮产 生的复位信号。 SYSRESET • 由输入系统按钮产生的复位 信号， 其作用与 • 相同。
36
第四章 总线技术
主机 板 PCI
外设接口 1 中断优先 级逻辑
中断矢量
外设接口 2 PCI PCO 中断优先 级逻辑
中断矢量
外设接口 3 PCI PCO 中断优先 级逻辑
中断矢量
WAITRQ
•
34
第四章 总线技术
•
处理器时钟信号， 由永久主 设备经缓冲提供到总线上， 用作系统同 步或一般的时钟源。 CNTRL • 辅助定时信号。 由专门的 时钟定时辅助电路产生， 作为实时钟信 号或外部输入信号使用。 • PCO和PCI是优先级链控制信号， 它们均为高电平有效， 用以建立中断优 先链。
功能部件 7
功能部件 7
ISA/EISA/… 总线 设备 …
图4.8 PCI总线系统结构
28
…
…
…
第四章 总线技术
•
PCI 桥 可 以 利 用 许 多 厂 家 开 发 的 PCI芯片组(PCI set)实现。 通过选择适当 的PCI桥构成所需的系统， 是构成PCI系 统的一条捷径。 例如， 在一台 Pentium 机中， 可以查到它具有如下资源： • · 系 统 设 备 Intel 82371SB PCI to ISA bridge; • · 系 统 设 备 Intel 82439HX Pentium(r) Processor to PCI bridge; • · 硬盘控制器Intel 82371SB PCI Bus Master IDE Controller。
5
第四章 总线技术
•
VESA (Video Electronics Standards Association, 视频电子标准协会 ) ， 也叫 VL总线， 是流行的ISA总线的扩展。 • ·PCI (Peripheral Component Interconnect, 外部组件互连)， 是目前最 为高级的系统总线， 也是当前惟一发挥 了Pentium或Pentium以上系统优势的总线 (有些486类型的微机也使用PCI)。 •
第四章 总线技术
1
第四章 总线技术
第4章 总线技术
４.1 总线概述 ４.2 内总线
４.3 外总线
４.4 总线驱动与控制 4 .5 有关总线的工程问题
2
第四章 总线技术
4.1 总线概述 4.1.1 定义及分类
4.1.2
总线标准化的优点
3
第四章 总线技术
4.1.1
定义及分类
适当地选择总线、 不断地更新总线是 十分必要的。 下面是一些较流行的总线类 型： · ISA (Industry Standard Architecture工 业标准体系结构)， 是现存最老的通用微机 总线类型， 是与286-AT总线一起引入的。。
24
•
第四章 总线技术
•
• • • •
•
持续的、 低有效的双向三态 信号， 为停止数据传送信号。 LOCK 持续的、 低有效的双向三态信 号， 为锁定信号。 DEVSELIDSEL输入信号， 为初始化设备选 择信号。 REQ 持续的、 低有效的双向三态 信号， GNT 为设备选择信号。 PERR 低有效的三态信号， 为总线 占用请求信号。 低有效的三态信号， 为总线 25 占用允许信号。
64位总线 扩展信号
PCI 总线 设备
接口控制
中断信号
支持Cache 的信号
边界扫描 信号
图4.7 PCI总线信号
22
第四章 总线技术
2）.PCI总线的信号
23
第四章 总线技术
AD0 ～ AD63 双向三态信号， 为地 址与数据多路复用信号线。 C • / BE0 ~ C / BE7 双向三态信号， 为总线命 令和字节允许多路复用信号线。 FRAME • 持续的、 低有效的双向三 态信号， 为帧周期信号。 IRDY • 持续的、 低有效的双向三态 信号， 为主设备准备好信号。 TRDY • 持续的、 低有效的双向三态 信号， 为从设备准备好信号。
11
第四章 总线技术 表4.1 8位ISA总线信号定义
12
第四章 总线技术
13
第四章 总线技术
•
• •
•
• • •
是 I/O 通 道 校 验 信 号 ， 用 来 向 CPU 提供总线上的扩展存贮器或外部设备的奇偶校验 信号。 I/O CHRDY为I/O通道就绪信号。 IRQ3～IRQ7、 IRQ9为6个外部中断请求信号， 由总线上的外部设备利用这些信号向 CPU 提出中断请 求。 DRQ1 ～ DRQ3 为 3 个通道的 I/O 设备 DMA 请求信 号。 DACK1 ~ DACK 3 为通道 1 到通道 3 的 DMA 响应信号， 即 DACK1 ~ DACK 3 分别是DRQ1～DRQ3的响应信号。 REFRESH 为指示动态存贮器刷新周期信号。 AEN是地址允许信号。
SERR
第四章 总线技术
•
• • • •
PAR64高有效的双向三态信号， 为奇偶双字节校验信号。 RST 低有效的输入信号， 为复 位信号。 CLK输入信号， 为系统时钟信号。 3). PCI总线的系统结构 PCI局部总线与奔腾机内部总线组 合构成了多总线系统结构， 图4.8给出了 一个典型的PCI系统。
29
第四章 总线技术
4.2.TD总线 • STD 总线是 1978 年推出的用于工 业控制微型机的标准系统总线。 • 1）. STD总线的特点 • STD 总线具有较好的兼容性， 可 以向上向下兼容。
30
第四章 总线技术
• •
2). STD总线信号定义 下面将对国内流行的56条信号 STB总线加以说明。表4.1给出了STB总 线信号定义， 其中电源线10条， 地址线 24条， 数据线16条， 控制线22条， 地址 线与数据线采取复用方式工作。
6
第四章 总线技术
•
STD (Standard)， 是工业控制微机标 准总线， 它从8位、 16位数据带宽已发 展到 32 位带宽。目前它仍是国内外某些 工业控制机普遍采用的总线标准。
•
7
第四章 总线技术
4.1.2
总线标准化的优点
8
第四章 总线技术
４.2 内总线
4.2.1 PC机的内总线
4.2.2
17
第四章 总线技术
局部总线(内存总线)
内存
CPU
PIC
系统 DMAC
ISA 总线
ISA 卡
ISA 卡
ISA 卡
图4.6 ISA体系结构
18
第四章 总线技术
3.EISA总线
19
第四章 总线技术
4. PCI总线 1). PCI总线的特点 • PCI采用数据线和地址线复用结构， 减少了总线引脚数， 从而可节省线路空 间， 降低设计成本。 目标设备可用47引 脚， 总线主控设备可用49引脚。 • PCI提供两种信号环境： 5 V和3.3 V， 并可进行两种环境的转换， 扩大了 它的适应范围。 • PCI对32位与64位总线的使用是透 明的， 它允许32位与64位器件相互协作。