数字逻辑与系统设计习题(1-3)
数字逻辑与数字系统设计习题参考答案
(4)(0.785)10=(0.011110000101)8421BCD
1.9
(1)(106)10=(1101010)2原码=反码=补码=01101010
(2)(-98)10=(-1100010)2原码=11100010
不考虑无关项，化简后的表达式：
F=
按考虑无关项化简结果绘制的逻辑电路习题4.10图(a)所示：
习题4.10图(a)
按不考虑无关项化简结果绘制的逻辑电路如习题4.10图(b)所示
习题4.10图(b)
4.11解：这是一个优先编码器的问题，设特快为A，直快为B，慢车为C，没有开车要求，输出为0，若A要求开车则输出,1，B要求开车输出为2，C要求开车输出3，根据A-B-C的优先顺序列功能表如下：
4.6解：根据题意：F= ，所以，可绘制电路如习题4.6图所示
习题4.6图
4.7解：根据题意：F= ，所以，可绘制电路如习题4.7图所示
习题4.7图
4.8解：
习题4.8图
4.9解：根据题意，三个变量有两个为1的卡诺图如习题4.9图(a)所示：
习题4.9图(a)
由此可列出逻辑表达式为：F= ，根据逻辑表达式可绘制逻辑电路习题4.9图(b)所示：
输入
输出
A
B
C
T1
T0
0
0
0
0
0
0
0
1
1
1
0
1
0
1
0
0
1
1
1
0
1
0
0
0
1
1
0
数字逻辑-习题以及习题答案
AD
F的卡诺图
ACD
G的卡诺图
根据F和G的卡诺图，得到：F G
湖南理工学院计算机与信息工程系通信教研室 陈进制作
第3章习题 3.4 在数字电路中，晶体三极管一般工作在什么状态？
答：在数字电路中，晶体三极管一般工作在饱和导通状态 或者截止状态。
湖南理工学院计算机与信息工程系通信教研室 陈进制作
第3章习题
111110
1100110
⊕ ⊕⊕⊕ ⊕
10 000 1
⊕ ⊕⊕⊕ ⊕⊕
10 101 01
⑵ (1100110)2 = 64+32+4+2 = (102)10 = (0001 0000 0010)8421码
(1100110)2 =( 101?0101 )格雷码
湖南理工学院计算机与信息工程系通信教研室 陈进制作
第2章习题
2.2 用逻辑代数的公理、定理和规则证明下列表达式：
⑴ AB AC AB AC
⑵ AB AB AB AB 1
⑶ AABC ABC ABC ABC
证⑴：AB AC
AB AC
A B A C
AA AC BA BC
证⑶：AABC
A A B C
AB AC
第1章习题 1.3 数字逻辑电路可分为哪两种类型？主要区别是什么？
答：数字逻辑电路可分为组合逻辑电路、时序逻辑电路两 种类型。 主要区别：组合逻辑电路无记忆功能， 时序逻辑电路有记忆功能。
湖南理工学院计算机与信息工程系通信教研室 陈进制作
第1章习题 1.6 将下列二进制数转换成十进制数、八进制数和十六进制数。
第2章习题 2.8 ⑴ ②求出最简或-与表达式。
两次取反法
圈0，求F 最简与或式。
第一章数字逻辑基础思考题与习题
第一章 数字逻辑基础 思考题与习题题1-1将下列二进制数转换为等值的十六进制数和等值的十进制数。
⑴（10010111）2 ⑵（1101101）2⑶（0.01011111）2⑷（11.001）2题1-2将下列十六进制数转换为等值的二进制数和等值的十进制数。
⑴（8C ）16 ⑵（3D.BE ）16⑶（8F.FF ）16⑷（10.00）16题1-3将下列十进制数转换为等值的二进制数和等值的十六进制数。
要求二进制数保留小数点以后4位有效数字。
⑴（17）10⑵（127）10⑶（0.39）10 ⑷（25.7）10题1-4将十进制数3692转换成二进制数码及8421BCD 码。
题1-5利用真值表证明下列等式。
⑴))((B A B A B A B A ++=+ ⑵AC AB C AB C B A ABC +=++⑶A C C B B A A C C B B A ++=++ ⑷E CD A E D C CD A C B A A ++=++++)( 题1-6列出下列逻辑函数式的真值表。
⑴ C B A C B A C B A Y ++=⑵Q MNP Q P MN Q P MN PQ N M Q NP M PQ N M Y +++++=题1-7在下列各个逻辑函数表达式中，变量A 、B 、C 为哪几种取值时，函数值为1？⑴AC BC AB Y ++= ⑵C A C B B A Y ++=⑶))((C B A C B A Y ++++= ⑷C B A BC A C B A ABC Y +++=题1-8用逻辑代数的基本公式和常用公式将下列逻辑函数化为最简与或形式。
⑴ B A B B A Y ++=⑵C B A C B A Y +++=⑶B A BC A Y += ⑷D C A ABD CD B A Y ++= ⑸))((B A BC AD CD A B A Y +++= ⑹)()(CE AD B BC B A D C AC Y ++++= ⑺CD D AC ABC C A Y +++=⑻))()((C B A C B A C B A Y ++++++= 题1-9画出下列各函数的逻辑图。
《数字逻辑》练习题1
《 数字逻辑 》测试题一、填空题1. 设计同步时序逻辑电路时，若有6个状态，至少需要选用（ ）个触发器2. (189)10=（ ）23. (391)10=（ ）8421BCD 码4. 10(67.9)=（ ）25. 将改写成最大项表达式为（ ）6.的对偶函数是（ ）二、判断改错题1. 若（A,B ）为等效状态对，（B,C ）也为等效状态对，则（A,B,C ）构成一个等效类。
（ ）2. F(A,B,C)=Σm(1,3,4)=ПM(0,2,5,6,7)3. 时序逻辑电路均包含有触发器。
（ ）4. 触发器是构成各种复杂数字系统的一种基本逻辑单元( )5. 脉冲异步时序逻辑电路与同步时序逻辑电路的主要区别是输入为脉冲信号。
（ ）6. 若逻辑变量a 和b 满足ab=a+b ，则a=b （ ）6. 脉冲异步电路也可以看成是特殊的电平异步电路（ ）7．判断两个逻辑函数是否相等，通常有两种方法，一种是列出输入变量所有可能的取值的组合；另一种是逻辑代数的公理，定理和规则证明。
（ ）8．描述逻辑函数常用方法有逻辑表达式、真值表、卡诺图。
（ ）9．将逻辑函数表达式F 中所有的“·”变成“+”，“+”变成“·”，“0”变成“1”，“1”变成“0”F 的反函数，这一规则称为反演规则。
（ ）10．2421码的1011，其权展开式为3。
（ ）三、用公式对下列表达式化简成最简“与或”式 1、))()()((),,,(D C A C B C A B A D C B A F +++++=2、))((),,,(B A C B A C B A D C B A F +++++=3. K=∑m(03,4,5)·∑m(3,5)四、已知函数表达式，试完成下面小题1.用卡诺图求解函数的最简“或与”表达式2.将该函数表达式用PLA阵列加以实现。
数字逻辑与数字系统练习题
/cugFirst/fig_logic/exercise/xiti/T3%EF%BC%8D3.htm1 由或非门构成的触发器电路如图3．25所示，请写出触发器输出Q的次态方程。
图中已给出输入信号a、b、c的波形。
设触发器的初始状态为1，画出输出口的波形。
图3．25[答案] a b c Q n+1000Q n0011010101111000101φ110φ111φ◆2 按钮开关在转换地时候，由于簧片地颤动，使信号也出现抖动，因此实际使用时往往要加上防抖动电路。
RS触发器时常用的电路之一，其连接如图3.26(b）所示。
请说明其工作原理。
输入信号o、6、c的波形。
设触发器的初始状态为1，画出输出口的波形。
图3．26[答案]◆3 已知JK信号如图3．27(a)所示，请分别画出主从JK触发器和负边沿JK触发器的输出波形。
设触发器初始状态为0。
图3．27[答案]◆4 在数字设备中常需要一种所谓单脉冲发生器的装置。
用一个按钮来控制脉冲的产生，每按一次按钮就输出一个宽度一定的脉冲。
图3．28就是一种单脉冲发生器。
按钮S i 每按下一次(不论时间长短)，就在Q1输出一个脉冲。
根据给定的U i和J i的波形，画出Q1和Q2的波形。
图3．28[答案]◆5 写出图3．29中各个触发器的次态方程，并按照所给的CP信号，画出各个触发器的输出波形(设初始态为0)。
图3．29[答案]◆6 带有与或输入门电路的JK触发器的逻辑示意如图3．30所示，图中标明了外加输入信号的连接。
请写出图中触发器的次态方程，并根据所给的输入波形，画出输出波形。
图3．30[答案]◆7 图3．31(a)是一种两拍工作寄存器的逻辑图，即每次在存人数据之前必须先加人置0 信号，然后“接收”信号有效，数据存人寄存器。
(1)若不按两拍工作方式来工作，即置0信号始终无效，则当输人数据为D2D1D0=000--001---010时，输出数据Q2Q1Q0将如何变化?(2)为使电路正常工作，置0信号和接收信号应如何配合?画出这两种信号的正确时间关系。
数字逻辑习题
习题1（选择、判断共20题）一、选择题1．以下代码中为无权码的为CD 。
A. 8421BCD码B. 5211BCD码C.余三码D.格雷码2．以下代码中为恒权码的为。
A.8421BCD码B. 2421BCD码C.余三码D.格雷码3．一位十六进制数可以用位二进制数来表示。
A.１B.２C.４D. 164．十进制数25用8421BCD码表示为。
A.10 101B.0010 0101C.100101D.101015．在一个8位的存储单元中，能够存储的最大无符号整数是。
A.（256）10B.（127）10C.（FF）16D.（255）106．与十进制数（53.5）10等值的数或代码为。
A.(0101 0011.0101)8421BCDB.(35.8)16C.(110101.1)2D.(65.4)87．矩形脉冲信号的参数有。
A.周期B.占空比C.脉宽D.扫描期8．与八进制数(47.3)8等值的数为：A. (100111.011)2B.(27.6)16C.(27.3 )16D. (100111.11)29.常用的B C D码有。
A.奇偶校验码B.格雷码C.8421码D.余三码10．与模拟电路相比，数字电路主要的优点有。
A.容易设计B.通用性强C.保密性好D.抗干扰能力强11.以下表达式中符合逻辑运算法则的是。
A.C·C=C2B.1+1=10C.0<1D.A+1=112. 逻辑变量的取值１和０可以表示：。
A.开关的闭合、断开B.电位的高、低C.真与假D.电流的有、无13. 当逻辑函数有n个变量时，共有个变量取值组合？A. nB. 2nC. n2D. 2n14. 逻辑函数的表示方法中具有唯一性的是。
A .真值表 B.表达式 C.逻辑图 D.卡诺图15.F=A B+BD+CDE+A D= 。
DB+(DA+A)DB(+ D.))(16.逻辑函数F=)⊕ = 。
(BA⊕AA.BB.AC.BA⊕A⊕ D.B17．求一个逻辑函数F的对偶式，可将F中的。
数字电路与逻辑设计习题及参考答案全套
数字电路与逻辑设计习题及参考答案一、选择题1. 以下表达式中符合逻辑运算法则的是 D 。
A.C ·C=C 2B.1+1=10C.0<1D.A+1=12. 一位十六进制数可以用 C 位二进制数来表示。
A . １B . ２C . ４D . 163. 当逻辑函数有n 个变量时，共有 D 个变量取值组合？A. nB. 2nC. n 2D. 2n4. 逻辑函数的表示方法中具有唯一性的是 A 。
A .真值表 B.表达式 C.逻辑图 D.状态图5. 在一个8位的存储单元中，能够存储的最大无符号整数是 D 。
A .（256）10B .（127）10C .（128）10D .（255）106.逻辑函数F=B A A ⊕⊕)( = A 。
A.BB.AC.B A ⊕D. B A ⊕7．求一个逻辑函数F 的对偶式，不可将F 中的 B 。
A .“·”换成“+”，“+”换成“·”B.原变量换成反变量，反变量换成原变量C.变量不变D.常数中“0”换成“1”，“1”换成“0”8．A+BC= C 。
A .A+B B.A+C C.（A+B ）（A+C ） D.B+C9．在何种输入情况下，“与非”运算的结果是逻辑0。
DA ．全部输入是0 B.任一输入是0 C.仅一输入是0 D.全部输入是110．在何种输入情况下，“或非”运算的结果是逻辑1。
AA ．全部输入是0 B.全部输入是1 C.任一输入为0，其他输入为1 D.任一输入为111．十进制数25用8421BCD 码表示为 B 。
A .10 101B .0010 0101C .100101D .1010112．不与十进制数（53.5）10等值的数或代码为 C 。
A .(0101 0011.0101)8421BCDB .(35.8)16C .(110101.11)2D .(65.4)813．以下参数不是矩形脉冲信号的参数 D 。
A.周期B.占空比C.脉宽D.扫描期14．与八进制数(47.3)8等值的数为： BA. (100111.0101)2B.(27.6)16C.(27.3 )16D. (100111.101)215. 常用的BCD码有 D 。
数字逻辑设计考试试题
数字逻辑设计考试试题1. 引言数字逻辑设计考试试题是在数字电路设计领域中非常重要的一个方面。
它测试了学生对数字逻辑电路和设计原理的理解和应用能力。
本文将讨论几个常见的数字逻辑设计考试试题，并详细解答每一个试题。
2. 试题一 - 逻辑门电路设计试题描述：设计一个4位二进制加法器，使用逻辑门电路实现。
给定两个4位的二进制数字A和B，计算这两个数字的和，并输出一个4位的二进制结果。
解答：首先，我们需要确定所需的逻辑门类型来构建4位二进制加法器。
常用的逻辑门包括AND门、OR门、NOT门和XOR门。
通过逻辑门的组合，我们可以实现加法器的功能。
我们可以将4位二进制加法器分成四个阶段：全加器、加法器主体、进位检测器和结果输出。
在全加器阶段，我们使用XOR门和AND门来计算每一位的和以及进位。
在加法器主体阶段，我们使用多个全加器来实现4位的加法。
在进位检测器阶段，我们使用OR门来检测是否存在进位。
最后，在结果输出阶段，我们将每一位的和输出到相应的输出端口。
通过以上的设计，我们成功地实现了一个4位二进制加法器。
3. 试题二 - 状态机设计试题描述：设计一个简单的状态机，它包含两个状态S0和S1，并包括两个输入信号A和B。
当输入信号A为1时，状态机从S0转换到S1；当输入信号B为1时，状态机从S1转换到S0。
设计状态机的状态转换图和状态转换表。
解答：为了设计该状态机，我们需要确定两个状态之间的状态转换以及输入信号对状态的影响。
状态转换图如下所示：A=1 B=1----------> S1 ----------> S0| || A=0 | B=0| |---------- S0 <---------- S1状态转换表如下所示：当前状态输入A 输入B 下一状态S0 1 0 S1S0 0 0 S0S1 1 0 S0S1 0 1 S0通过上述状态转换图和状态转换表，我们设计并实现了一个简单的状态机。
4. 试题三 - 时序逻辑电路设计试题描述：设计一个4位计数器，它每秒钟自动加1，从0000计数到1111，然后从0000重新开始计数。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第1章习题一．单选题：1．以下代码中为恒权码的是（ ）。
A ）余3循环码B ）5211码C ）余3码D ）右移码2．一位八进制数可以用（ ）位二进制数来表示。
A ）1B ）2C ）3D ）43．十进制数43用8421BCD 码表示为（ ）A ）10011B ）0100 0011C ）1000011D ）100114．A + BC =（ ）A ）AB + AC B ）ABC C ）(A +B)(A + C)D ）BC5．在函数L(A,B,C,D) = AB + CD 的真值表中，L=1的状态有（ ）A ）2个B ）4个C ）6个D ）7个6．已知两输入逻辑变量AB 和输出结果Y 的真值表如下表，则AB 的逻辑关系为（ ）A ）同或B ）异或C ）与非D ）或非 7．利用约束项化简逻辑函数时，约束项应看成（ ） A ）1B ）2C ）能使圈组大的看成1，其它看成0D ）无所谓8．当逻辑函数有 n 个变量时，共有（ ）组变量取值组合A ）nB ）2nC ）n 2D ）2n9．利用卡诺图化简逻辑函数时,8个相邻的最小项可消去（ ）个变量。
A ）1B ）2C ）3D ）410．下面的卡诺图化简,应画（ ）个包围圈。
A ）2B ）3C ）4D ）511．卡诺图中，变量的取值按（ ）规律排列。
A ）Ascii 码B ）8421BCD 码C ）余3码D ）循环码12．4变量逻辑函数的真值表，表中的输入变量的取值应有（ ）种。
A ）2B ）4C ）8D ）1613．TTL 逻辑电路是以( )为基础的集成电路A ）三极管B ）二极管C ）场效应管D ）晶闸管14．CMOS 逻辑电路是以( )为基础的集成电路A ）三极管B ）NMOS 管C ）PMOS 管D ）NMOS 管和PMOS 管二．判断题：1．十进制数(64.5)10与(40.8)16等值。
（ ）2．在任一输入为1的情况下,"或非"运算的结果是逻辑0。
（ ） A B Y 0 0 0 0 1 1 1 0 1 1 1 03．逻辑变量的取值,1比0大。
（ ）4．如果 A + B = A + C ，则 B = C 。
（ ）5．十进制数(5)10比十六进制数(5)16小。
（ ）6．若两个逻辑函数具有不同的表达式，则两个逻辑函数必然不相等。
（ ）7．若两个逻辑函数具有不同的真值表，则两个逻辑函数必然不相等。
（ ）8．函数F(A,B,C,D)中，最小项CD B A 对应的最小项编号是m 13。
（ ）9．三．填空题：1．135.625 = ( )2 = ( )8 = ( )162．(10111001.11)2 = ( )103．94 = ( )8421BCD4．德.摩根定理是：=+B A=⋅B A异或的定义为：=⊕B A同或的定义为：A ⊙B =5．逻辑表达式C A AB +对应的标准与或表达式是（ ）。
6．最简与或式C A AD +对应的最简与非与非式是（ ）。
7．函数B A AB Y ⋅+=的反函数是：8．某函数有n 个变量，则共有 个最小项。
9．当ABCD 的值分别为1100时，表达式BC C A AD ++的运算值为（ ）。
10．当ABCD 的值分别为1100时，表达式1⊕⊕⊕⊕D C B A 的运算值为（ ）。
四．综合题1．用公式法化简函数为最简与或式：（1）C B DE C B B BD C A A Y +++++=)()(（2）))((D B A D B A B A B A AB +++++（3）DE B A D BC A C B A D C D B C B AC Y +++++++=)(2．用卡诺图将下列函数化简为最简与或式：（1）BCD C B D B A B A D C B A Y ++++=（2）F(A,B,C,D)=Σm (0,2,4,5,6,7,8,10,12,14)（3）F(A,B,C,D)=Σm (1,2,6,7,10,11)+ Σd (3,4,5,13,15)3．写出图中所示逻辑图的表达式，并列出真值表，写出标准与或式。
ABC Y4．画出以下逻辑表达式对应的逻辑图（注意，不要化简）。
Y)(⊕+=BBCBAA第2章习题单选题：1.若在编码器中有50个编码对象，则输出二进制代码位数至少需要（）位。
A）5 B）6 C）10 D）502.一个16选1的数据选择器，其选择控制（地址）输入端有（）个，数据输入端有（）个，输出端有（）个。
A）1 B）2 C）4 D）163.一个8选1的数据选择器，当选择控制端S2S1S0的值分别为101时，输出端输出（）的值。
A）1 B）0 C）D4D）D54.一个译码器若有100个译码输出端，则译码输入端至少有（）个。
A）5 B）6 C）7 D）85.能实现并-串转换的是（）。
A）数值比较器B）译码器C）数据选择器D）数据分配器6.能实现1位2进制带进位加法运算的是（）。
A）半加器B）全加器C）加法器D）运算器7.欲设计一个3位无符号数乘法器（即3×3），需要（）位输入及（）位输出信号。
A）3,6 B）6,3 C）3,3 D）6,68.欲设计一个8位数值比较器，需要（）位数据输入及（）位输出信号。
A）8,3 B）16,3 C）8,8 D）16,169. 4位输入的二进制译码器，其输出应有（）位。
A）16 B）8 C）4 D）1判断题：1. 在二——十进制译码器中，未使用的输入编码应做约束项处理。
2. 编码器在任何时刻只能对一个输入信号进行编码。
3. 优先编码器的输入信号是相互排斥的，不容许多个编码信号同时有效。
4. 编码和译码是互逆的过程。
5. 共阴发光二极管数码显示器需选用有效输出为高电平的七段显示译码器来驱动。
6. 3位二进制编码器是3位输入、8位输出。
7. 组合逻辑电路的特点是：任何时刻电路的稳定输出，仅仅取决于该时刻各个输入变量的取值，与电路原来的状态无关。
8. 半加器与全加器的区别在于半加器无进位输出，而全加器有进位输出。
9. 串行进位加法器的优点是电路简单、连接方便，而且运算速度快。
10. 二进制译码器的每一个输出信号就是输入变量的一个最小项。
11. 竞争冒险是指组合电路中，当输入信号改变时，输出端可能出现的虚假信号。
综合题：1．如图所示逻辑电路是一个什么电路，当A3～A0输入0110，B3～B0输入1011，Cin 输入1时，时，Cout 及S3～S0分别输出什么？ +A 3B 3C in S 3C out +++A 2B 2A 1B 1A 0B 0S 2S 1S 02．使用门电路设计一个4选1的数据选择器，画出逻辑图。
3．请设计一个简单的二—十进制编码器（采用余3码编码）。
注：编码规则见课本P12表1-1。
4．利用门电路设计一个1路-4路数据分配器。
数据分配器的功能与数据选择器功能相反，相当于一个1路-多路的开关，可以实现数据的串-并转换。
1路-4路数据分配器的结构示意图如下图，其功能是将输入的数据选通送至4个输出中的一个。
当S1S0=00时，Y0=D ；当S1S0=01时，Y1=D ；当S1S0=10时，Y2=D ；当S1S0=11时，Y3=D 。
5．利用与门（74HC08）及4位加法器（74HC283）设计一个3×2乘法器，画出逻辑图。
第3章习题一．单选题：1．1个触发器可记录一位二进制代码，它有（ ）个稳态。
A ）0B ）1C ）2D ）32．对于JK触发器，若J=K，则可完成（）触发器的逻辑功能。
A）D B）RS C）T D）T'3．对于JK触发器，若K=/J（/代表非号），则可完成（）触发器的逻辑功能。
A）D B）RS C）T D）T'4．基本RS锁存器输入端禁止的情况为（）。
A）R=1 S=1 B）/R=1 /S=1（/代表非号）C）R=0 S=0 D）RS=05．触发器的异步置位端Set、Clr不能同时取值为（）。
A）Set=1 , Clr=1 B）Set=0, Clr =0C）Set=1 ,Clr =0 D）Set=0, Clr =16．JK触发器在J、K端同时输入高电平，处于（）功能。
A）置0 B）置1 C）保持D）翻转7．时序逻辑电路的特点是（）。
A）仅由门电路组成B）无反馈通路C）有记忆功能D）无记忆功能8．4个触发器构成的8421BCD码计数器共有（）个无效状态。
A）6 B）8 C）10 D）49．4位二进制计数器计数容量为（）。
A）4 B）8 C）16 D）1010．要构成五进制计数器，至少需要（）个触发器。
A）2 B）3 C）4 D）511．N进制计数器的特点是设初态后，每来（）个Clk，计数器又重回初态。
A）N-1 B）N+1 C）N D）2N12．将两片4位二进制同步加法计数器芯片级联，最大可构成（）进制计数器。
A）16 B）255 C）256 D）10013．由4个触发器组成的二进制加法计数器，当初始状态为1010时，经过（）个Clk 脉冲，计数器的状态会变为0101。
A）4 B）10 C）11 D）1614．触发器符号中Clk输入端的小圆圈表示（）。
A）高电平有效B）低电平有效C）上升沿触发D）下降沿触发二．判断题：1. 触发器有互补的输出，通常规定Q=1 、/Q=0称触发器为0态。
2. D触发器的特性方程为Q n+1=D，与Q n无关，所以它没有记忆功能。
3. 对于边沿JK触发器，在Clk为高电平期间，当J=K=1时，状态会翻转一次。
4. 经过有限个Clk，可由任意一个无效状态进入有效状态的计数器是能自启动计数器。
5. 计数器在电路组成上的特点是有Clk输入，无其他输入信号。
6. 设计一个同步的计数容量为5的计数器，需要5个触发器。
7. 采用异步清零方式的计数器，当清零信号到来时会立刻产生清零效果。
8. 采用同步清零方式的计数器，当清零信号到来时会立刻产生清零效果。
9. 时序电路中如存在无效状态，应检查是否能自启动。
三．填空题：1．RS触发器的功能有（），特征方程为（）。
2．JK 触发器的功能有（ ），特性方程为（ ）。
3．D 触发器的功能有（ ），特性方程为（ ）。
4．T 型触发器的功能有（ ），特性方程为（ ）。
5．边沿D 触发器的D 端与/Q 端相连，此时触发器的功能为（ ）。
6．在时序电路中，凡是被利用了的状态，都叫做（ ）。
7．在时序电路中，虽然存在无效状态，但他们没有形成循环，这样的时序电路叫做（ ）时序电路。
8．计数器和触发器都属于（ ）电路。
9．如要设计一个由JK 触发器构成的十进制同步加法计数器，需（ ）个JK 触发器。
10．八进制计数器设置初态100后，经过（ ）个CP 脉冲，计数器状态为010。
四．综合题：1．画出如图所示的触发器的波形图（设初态为0态）：G1G2R S QQ2．画出如图所示的触发器的波形图（设初态为0态）：D QQ3．画出下降沿触发的边沿JK 触发器的波形图（设初态为0态）：4．分别画出由JK 触发器转换成D 触发器和T 触发器的逻辑电路。