数字电路加法器实验报告

竭诚为您提供优质文档/双击可除数字电路加法器实验报告

篇一：数字电路加法器实验报告

中山大学移动信息工程学院本科生实验报告

（20XX学年秋季学期）

课程名称：数字电路实验

任课教师：王军

助教：李正

一、实验题目

Lab9：用3种不同的方法实现4位加法器

1.行为级描述的加法器

2.行波进位加法器

3.超前进位加法器

二、实验目的

1.更加熟练的运用Ise软件进行实验设计和仿真。

2.加深对verilog语言的理解和运用

3.掌握加法器的原理，学会用不同层级实现方法来实现

加法器

三、实验内容

1.实验步骤

?编写文本文件并编译?软件仿真?进行硬件配置2.实验原理

四、实验结果

b9：Ise软件进行4位加法器的设计与实现（行为级描述的加法器）

1.1.综合得出的RTL电路图

图一：加法器行为级描述RTL图

如图一所示，用行为级语言对加法器进行描述即可实现四位加法器。

1.2仿真波形图

图二：图一：行为级加法器实现的仿真图

如图二所示，当输入a，b二进制的四位数时，输出y 分别是将四位数相加。cf是最大进位，当a与b相加之后的数大于16，则cf输出为1，其余情况输出为0。例如，当输入为a=1000，b=0111,时，输出相应的y应为1111，cf为0。根据加法运算，上述仿真的结果是正确的。

1.3开发板的实际效果图

下图的左边前四个开关分别对应a输入从高位到低位的四位二进制数，靠近右边的四个开关别对应输入b从高位到

低位的四位二进制数。输出对应5个LeD灯，从高位到低位分别为靠近左边从左到右的五个灯。

图一：a=1000,b=0101，y=1101，cf=0效果图

如上图所示，当输入为a=1000和b=0101，相应的输出为0,1101分别对应相应的第2,3,5盏灯亮

图二：a=1000,b=0111，y=1111，cf=0效果图

如上图所示，当输入为a=1000和b=0111，相应的输出为0,1111

分别对应相应的第2,3,4，5盏灯亮

图三：a=1000,b=1000，y=0000，cf=1效果图

如上图所示，当输入为a=1000和b=1000，相应的输出为1,0000

分别对应相应的第1盏灯亮

图四：a=1110,b=1010，y=1000，cf=1效果图

如上图所示，当输入为a=1110和b=1010，相应的输出为1,1000

分别对应相应的第1，2盏灯亮

图五：a=1110,b=1101，y=1011，cf=1效果图

如上图所示，当输入为a=1110和b=1101输出为1,1011 分别对应相应的第1，2,4,5盏灯亮

2.Ise软件进行4位加法器的设计与实现（行波进位加法器）2.1.综合得出的RTL电路图

如上图所示，按照加法器的实验原理，对与相应的进位数c[i]，c[i]=a[i]

2.2仿真波形图

3.Ise软件进行4位加法器的设计与实现（超前进位加

法器）

3.1RTL图

如图所示，根据超前进位的原理，对于相应的位数I,

当a[i]＝b[i]＝1时，由相应进位为＝1，即产生进位。否则，若a[i]或b[i]中异或为1且上一位的进位为1，则产生进位。而y[i]则与a[i],b[i],和上一位的进位c[i-1]这三

个变量为1的奇偶性有关。

3.2仿真图

篇二：数电实验报告1.2-一位减法器、一位加法器

实验报告

学生姓名：班级学号：指导老师：

李旭文超周11自动化11380331138019

一、实验名称：学习QurtusII基本功能和使用方法，

完成一位减法器、一位

加法器的原理图输入和文本输入、编译校验及功能仿真。

二、实验学时：4学时

(:数字电路加法器实验报告) 三、实验目的：熟悉QuartusII基本功能和使用方法，掌握原理图输入、文本输入的步骤。

四、实验内容：完成一位加法器、一位减法器的设计输入并进行仿真输出。

五、实验原理：数字逻辑电路中各种门电路的功能和使用方法

六、实验步骤：

1.了解quartusII的基本功能使用；

2.设计输入：首先设计出逻辑电路，然后将所设计的数字逻辑电路以某种方式输入到计算机中，QuartusII有原理图输入和文本（代码）输入两种输入模式。3．设计编译校验：编译连接好的输入图形。

七、实验结果：

1.加法器：A.半加器原理图：

文本：

波形图：

b．一位全加器全加器：原理图：

文本输入：

波形图：

2.减法器：原理图：

文本输入：

波形图：

八、心得体会：这是使用这个软件的第二次实验对于软件的使用已经比较熟练能够很快连接好电路进行试验

九、附录：1.加法器：A.半加器

moduleadder(a,b,s,co);inputa,b;outputs,co;

andx1(a,b);xorY1(a,b);endmodule

b.一位全加器

moduleonebit_fulladd(a,b,ci,sum,cout);inputa,b,ci;o utputsum,cout;

wiresum_temp,c_1,c_2,c_3;xor

xor1(sum_temp,a,b);

篇三：加法器实验报告

实验三加法器的设计与仿真

一、实验目的

熟悉QuartusⅡ仿真软件的基本操作，用逻辑图和VhDL 语言设计加法器并验证。

二、实验内容

1、熟悉QuartusⅡ软件的基本操作，了解各种设计输入方法（原理图设计、文本设计、

波形设计）

2、用逻辑图和VhDL语言设计全加器并进行仿真验证；