组合逻辑电路竞争冒险现象消除方法仿真分析
关于组合逻辑电路中竞争一冒险的研究
龙源期刊网
关于组合逻辑电路中竞争一冒险的研究
作者：贾世胜
来源：《现代电子技术》2009年第17期
摘要：在组合逻辑电路中，当输入信号改变状态时，输出端可能出现由于竞争一冒险而产生的干扰脉冲信号，如果负载是对干扰脉冲信号十分敏感的电路，有可能引起电路的误动作，因此应该采取措施消除竞争一冒险。
从理论上分析了组合逻辑电路竞争一冒险的产生，及其判断和消除的方法，同时运用EDA软件Protel 99 SE对组合逻辑电路中竞争一冒险的现象以及对提出的几种消除竞争一冒险的方法进行了仿真，结果与理论分析是一致的，达到了预期的效果。
关键词：组合逻辑电路；竞争一冒险；干扰消除；Protel 99 SE。
组合逻辑电路中冒险现象的判断和消除方法
８
Ｃ
图 １ 代 数 法 消 除 竞 争 冒 险
Ｆ ｇ ｒ １ ｌｅ ｒ ｉ ｍｅ ｈ ｄ ｏ ｎ ｔ ｔ ｅ ｃ ｍｐ ｔｔｏ ａ ｄ ａ ｖ ｎ ｕ ｅ ｉｕ ｅ ａｇ ｂ ａ ｃ ｔ ｏ ｔ ｅｌ ｉ ｍｉ ａｅ ｈ ｏ ｅ ｉｉ ｎ ｎ ｄ ｅ ｔ ｒ
＼ Ｃ
Ａ
Ｂ
重 的 影 响 ， 使 电路 发生 错 误 动 作 ， 会 从而 造 成 数 字 系统 的 逻 辑 混 乱 ， 其 对 尖 峰 脉 冲 尤 或 脉 冲边 沿 敏 感 的 电路 更 是 如 此 。 见 ， 可 在 组 合逻 辑 电路 中对 冒 险现 象 的判 断 与 消除
十 分的重要 。
瑚
＼ ＼ Ｏ
Ｏ ０
ｌ
ｌ ０１ １ １ １１ ．， ．
４
１ ０
图 ２ 卡诺 图 法消 除竞争 冒险 图 ３ 取样 脉 冲的 极性 和添 加 位置
Ｆｉｕ ｅ ｐ ａ ｉ ｔ ｅ ａ ｐ ｉ ｇ ｕｓ ａ ｄ ｄ ￣ｃ ｔ ｎ ｇ ｒ ３ ｏｌｒｔ ｈ ｓ ｍ ［ ｐ ｌｅ ｎ ａ ｄ ｏ ｖ ｉ ｙ ｎ ｏ
ｊ
Ｃ
１ 冒险现象的判断
判 断 竞 争 电 路 中是 否 产 生 冒 险 ， 般 一 有 四种 方 法 ， 代 数 法 、 诺 图法 、 算 机 即 卡 计 辅 助 分 析 法 、 验 法 实 １． １代数 法 在 Ｔ 量 的 逻 辑 函数 表 达 式 中 ， 一１ Ｉ 变 给ｎ 个 变 量 以特 定 取值 （ 或 １ 后 ， ０ ） 表达 式 中仅 保 留某 个 具 有竞 争 能 力 的 变量 ｘ， 逻辑 函数 使 表 达 式 变 成ｘ＋ 或ｘ・ 形 式 ， 以 判断 贝可 该 表 达 式 的 电路 中存 在 冒 险 。 １ ２卡诺 图法 ． 在 逻 辑 函数 的 卡 诺 图 中 ， 函数 的 每 个 与项 （ 项） 或 对应 卡 诺 图 上一 个 卡诺 圈 ， 两 若 个卡 诺 豳 相 切 ， 则相 切处 将 会 发生 冒 险 。
组合逻辑电路的竞争与险象研究
图 ２ 函数Ｆ ： Ａ
＋Ａ 的波形
根据 “ 毛刺 ”的极 性 ，险象 可分 为 以下 两种 ： （ Ｏ ：输 出负尖脉 冲 ，即正 常输 出应 为 高 电平 １ １） 型 ，由于 竞争 的存在 ，产 生低 电平Ｏ 。 （ １ ：输 出正 尖脉 冲 ，即正 常输 出应 为低 电平 ０ ２） 因
②若 存在竞争，则消去表达式 中不存在竞争的变量，仅保
留有竞 争 的变量 ，看是 否满 足以 下关 系 ： ａ Ｆ ＝Ａ＋Ａ ，说 明存在 ０ ． 型险 象 ； ｂ Ｆ＝ ． ，说 明存 在１ 险象。 型
１ ．竞争
在 组 合逻 辑 电路 中 ，输 入 信号 经 过 不 同 的路 径到 达 某 点 汇 合时 产生 “ 时差 ”的 现象 ，称之 为竞 争…。
Ｓ ＳＳ Ｃ ＩＹ 系 安 Ｙ Ｅ ＵＲＴ 统 全
５７
组合逻辑 电路 的竞争 与险象研 究
何其贵 余春 平 （ 江西信息应用职 业技术学 院 江西南 昌 ３０４ ３ ０ ３）
摘要 ：信号在 电路 中传输都会 产生时间的延迟 ，该延迟会 引起数字 电路 中波形参数 变坏 ，甚 至产 生竞争 冒险现 象，从 而 导致电路产生错误的输 出，影 响电路 的可靠性和稳定性 。因此 ，在组合逻辑 电路 的分析 和设计过程 中，研 究电路 的竞争与 冒险现 象是十分必要 的。文章 简要 介绍 了竞争险 象的概念 ，对竞争险 象产 生的原 因进行 了探 讨 ，对险 象的判 断及 竞争险象
若Ｂ ０ ＝ ，则 不计 电路 的延迟 时 （ Ａ＝０ ，Ｆ ０ １） 时 ＝ （ Ａ＝Ｉ ，Ｆ ０ ２） 时 ＝
＋Ａ 。
ＡＢ＝１１，
即 Ａ＝ ＝ 时 ，Ｃ Ｂ Ｉ 变量可产 生０ 险象 。 型
数电组合逻辑电路应用举例竞争冒险
3.7.1 奇偶发生器/校验器在数据传播中旳应用 奇偶校验：
对于一种任意旳多位数码组，一种奇偶校验位附加到多位数码组中，使得这组数 码中1旳个数总保持偶数或者奇数。
一种偶校验位使得1旳总数保持偶数，而奇校验位使得1旳总数为奇数
数据位
01001011 11001011
校验位 1 0
奇校验位
数据位
01001011 11001011
（a）电路接法 （b）电压波形
P118 3.24 3.25 3.26
0型冒险 1型冒险
只要输出 端 旳逻辑函数在一定条件下能简化
为： Y A A ；Y A A 则可判断存在
竞争— 冒险
例：判断下列函数是否存在冒险现象。 1） F AC AB AC
BC F 0 0 A+A 01 A 10 A 11 A
AB F 0型冒险 0 0 0
01 0 10 1 11 C
处理旳措施：
1.利用计算机辅助分析旳手段。
2.试验旳措施。
三.消除竞争冒险旳措施 1.引入封锁脉冲 目旳：在输入信号发生竞争时间内，把可能产生干 扰旳门封住。
A
A• &
A
& FP P
F “1”
缺陷：封锁脉冲旳宽度和作用时间要求严格
2.修改设计，增长多出项
目旳：使F再也不能化为 A+A 或 A•A旳形式，故不存 在冒险。
1
Y0
A2
Y1
A1
Y2
A0
Y3
74138 Y4
S1
Y5
S2
Y6
S3
Y7
& Si
& Ci
4.采用数据选择器实现
3
基于multisim的竞争冒险消除法
ａ逻辑 电 路
ｂ仿真 效 果
图 ２ 修 改 逻 辑 设 计 法 仿 真
作 者 简 介 ： 皓 （９ ２ ） 女 ， 江 湖 州人 ， 冯 １６一 ， 浙 南京 高 等 职 业 技 术 学校 电 气 工程 系实 验 师 ， 究 方 向 为 电 子 技 术 教 学及 电 子 技 术 实验 室 。 研
（） 组合 逻 辑 争 冒险 图例 ｂ
图 １ 组 合 逻 辑 电路 中竞 争 冒险 电路 仿 真
本 文 以计 算 机 为平 台 ， 靠 电子 电 路 中常 用 的仿 真 软 依
件 Ｍ ｕｔ ｉ ０实 现 对 一 组 合 逻 辑 电 路 中 的 竞 争 冒 险 进 行 ｌｓ ｉ ｍｌ 判 别 和 处 理 ， 比 较 各 处 理 方 法 的 优 劣 ， 而 为 不 同 电 路 并 从 情 况 下 的规 避 方 案 提 供 参 考 。 竞 争 冒 险 现 象 的 存 在 对 整 个 数 字 电路 系 统 工 作 时 的 影 响 很 大 ， 其 在 电路 同 时 具 备 记 忆 功 能 时 ， 可 能 会 导 尤 有 致 整 个 系 统 错 误 动 作 ， 出永 远 偏 离 正 常 值 ， 此 消 除 竞 输 因
第１ 卷 第２ １ 期 ２ １年 ２ ０２ 月
Ｖｏ ． ｌＮ ｏ ２ １１ ．
基 于 ｍ ｌｉ 的 竞 争 冒 险 消 除 法 ｕ ｉ ｔｓｍ
冯 皓
（ 南京 高等 职 业技 术 学校 电 气工程 系， 苏 南京 ２ ０ １ ） 江 １ ０ ９
摘 要 ： 以计 算 机 为 平 台 ， 靠 电子 电路 中常 用 的 仿 真 软 件 Ｍｕｔ ｉ Ｏ实现 对 一 组 合 逻 辑 电路 中的 竞 争 冒 险 进 行 判 依 ｌｓ ｉｍｌ
组合逻辑电路中的竞争冒险
组合逻辑电路中的竞争冒险
前面分析组合逻辑电路时，都没有考虑门电路的延迟时间对电路产生的影响。
实际上，从信号输入到稳定输出需要一定的时间。
由于从输入到输出的过程中，不同通路上门的级数不同，或者门电路平均延迟时间的差异，使信号从输人经不同通路传输到输出级的时间不同。
由于这个原因，可能会使逻辑电路产生错误输出。
通常把这种现象称为竞争冒险。
一、产生竞争冒险的原因
首先来分析下图所示电路的工作情况，可以建立竞争冒险的概念。
在图中，与门G2的输入是Ａ和两个互补信号。
由于G1的延迟，的下降沿要滞后于Ａ的上升沿，因此在很短的时间间隔内，G2的两个输入端都会出现高电平，致使它的输出出现一个高电平窄脉冲（它是按逻辑设计要求不应出现的干扰脉冲），见图中的波形部分所示。
与门G2的２个输入信号分别由G1和Ａ端两个路径在不同的时刻到达的现象，通常称为竞争，由此而产生输出干扰脉冲的现象称为冒险。
下面进一步分析组合逻辑电路产生竞争冒险的原因。
设有一个逻辑电路如上图所示，其工作波形如下图所示。
它的输出逻辑表达式为。
由此式可知,当Ａ和Ｂ都为1时，L＝1，与C的状态无关。
但是，由波形图可以看出，在Ｃ由１变０时，Ｃ由０变１有一延迟时间，在这个时间间隔内,G2和G3的输出ＡＣ和同时为０，而使输出出现一负跳变的窄脉冲，即冒险现象。
这是产生竞争冒险的原因之一，其他原因这里不作详述。
由以上分析可知，当电路中存在由反相器产生的互补信号，且在互补信。
竞争冒险
消除竞争－ 消除竞争－冒险现象的方法 则消除由A带来的竞争 带来的竞争－ 则消除由 带来的竞争－冒险的如图所示
注:为了使电路所用 为了使电路所用 器件最少， 器件最少，将逻辑函 数化简， 数化简，而为了消除 竞争－ 竞争－冒险又要增加 冗余项， 冗余项，这是一对矛 盾。首先不考虑竞争 冒险， －冒险，将逻辑函数 化简， 化简，然后检查有否 竞争－冒险现象， 竞争－冒险现象，再 用增加冗余项来消除 它。
A 1 (a) A A Y1 (b) & Y1 A 1 (a) ≥1 Y2
Y1 = AA = 0
A A Y2
Y2 = A + A = 1
(b)
干扰信号
二、竞争冒险现象的判别
在组合逻辑电路中，是否存在冒险现象， 在组合逻辑电路中，是否存在冒险现象，可通过逻辑函 数来判别。 数来判别。如根据组合逻辑电路写出的输出逻辑函数在一定 条件下可简化成下列两种形式时， 条件下可简化成下列两种形式时，则该组合逻辑电路存在冒 险现象 。 如果输出端门电路的两个输入信号A和 ′是输入变量A经过两个 如果输出端门电路的两个输入信号 和A′是输入变量 经过两个 不同的传输途径而来，则当输入变量A的状态发生突变时输出 不同的传输途径而来，则当输入变量 的状态发生突变时输出 端有可能产生尖峰脉冲， 端有可能产生尖峰脉冲，故只要输出端的逻辑函数在一定条件 下能简化成Y＝A＋ A′或 Y＝A· A′,则可判定存在竞争－冒险现 下能简化成 ＝ ＋ ′ ＝ ′ 则可判定存在竞争－ 则可判定存在竞争 象
Y = AB + A C
当B＝C＝1时， ＝ ＝ 时
B 1 C 4.4.2
≥1
Y
Y = A+ A
故此电路存在竞争－冒险现象。 故此电路存在竞争－冒险现象。 若将上述逻辑式改为
竞争与冒险的专业解释
竞争与冒险的专业解释竞争与冒险是数字电路中存在的一种现象。
由于元器件质量和设备工艺已达到相当高的水平，因而数字电路的故障往往是竞争与冒险引起的，所以要研究它们。
在一个复杂的数字电路的设计阶段，就完全预料电路中的竞争与冒险是困难的，有一些要通过实验来检查。
下面将说明组合数字电路中竞争与冒险的基本概念和确定消除它的一些基本方法。
竞争：在组合电路中，信号经由不同的途径达到某一会合点的时间有先有后，这种现象称为竞争。
冒险：由于竞争而引起电路输出发生瞬间错误现象称为冒险。
表现为输出端出现了原设计中没有的窄脉冲，常称其为毛刺。
竞争与冒险的关系：有竞争不一定会产生冒险，但有冒险就一定有竞争。
在组合逻辑中，由于门的输入信号通路中经过了不同的延时，导致到达该门的时间不一致叫竞争。
产生毛刺叫冒险。
如果布尔式中有相反的信号则可能产生竞争和冒险现象。
解决方法：一是添加布尔式的消去项，二是在芯片外部加电容。
当组合逻辑电路存在冒险现象时，可以采取修改逻辑设计，增加选通电路，增加输出滤波等多种方法来消除冒险现象。
当一个门的输入有两个或两个以上的变量发生改变时，由于这些变量是经过不同路径产生的，使得它们状态改变的时刻有先有后，这种时差引起的现象称为竞争（Race）。
竞争的结果若导致冒险或险象（Hazard）发生（例如毛刺），并造成错误的后果，那么就称这种竞争为临界竞争。
若竞争的结果没有导致冒险发生，或虽有冒险发生，但不影响系统的工作，那么就称这种竞争为非临界竞争。
组合逻辑电路的险象仅在信号状态改变的时刻出现毛刺，这种冒险是过渡性的，它不会使稳态值偏离正常值，但在时序电路中，冒险是本质的，可导致电路的输出值永远偏离正常值或者发生振荡。
组合逻辑电路的冒险是过渡性冒险，从冒险的波形上，可分为静态冒险和动态冒险。
输入信号变化前后，输出的稳态值是一样的，但在输入信号变化时，输出信号产生了毛刺，这种冒险是静态冒险。
若输出的稳态值为0，出现了正的尖脉冲毛刺，称为静态0险象。
时序逻辑电路中的竞争-冒险现象
通过比较实际输出波形与预期输出波形，可以发现是否存在异常波动， 进而判断是否存在竞争-冒险现象。
实例分析
时钟信号延迟
在时序逻辑电路中，如果时钟信号的延迟时间过长或过短，可能会导致多个触发 器同时触发，产生竞争-冒险现象。
门级参数匹配
在门级电路中，如果存在参数不匹配的情况，如不同门的传输延迟时间不一致， 可能会导致信号在传输过程中产生竞争-冒险现象。
增加冗余项
在关键路径上增加冗余门
在可能产生竞争的路径上增加额外的门，以增加信号的传输时间，从而避免同时到达可能产生竞争的节点。
使用冗余触发器
在时序逻辑电路中增加冗余触发器，以延迟信号的传输，避免竞争条件的发生。
使用滤波电容
在输出端使用滤波电容
在时序逻辑电路的输出端增加滤波电容，以吸收可能产生的毛刺，从而消除冒险现象。
在关键节点使用滤波电容
在可能产生竞争的节点上增加滤波电容，以吸收可能产生的尖峰信号，从而消除冒险现 象。
04
CATALOGUE
时序逻辑电路设计中的预防措施
合理安排门电路的输入信号
01
02
03
避免同时触发
在时序逻辑电路中，应避 免多个输入信号同时触发 ，以减少竞争条件的发生 。
保持信号稳定
对于关键信号，应采取措 施确保其稳定，避免因信 号突变而引发竞争-冒险现 象。
寄存器中的竞争-冒险现象
总结词
寄存器中的竞争-冒险现象可能导致数据 在寄存器中的存储不稳定，从而影响数 据的正确传输。
VS
详细描述
在寄存器中，当输入信号发生变化时，寄 存器中的数据可能会因为内部逻辑门的延 迟时间不同而产生短暂的不稳定状态。这 种不稳定状态可能导致数据在寄存器中的 存储出现错误，从而影响后续数据的正确 传输。
四~组合逻辑电路竞争冒险
当 B=C=1 时 ， 上 式 可以转换成： 可以转换成： Y = A+ A 故该电路存在竞争-冒险。 故该电路存在竞争 冒险。 冒险
4.4 组合逻辑电路中的竞争-冒险 组合逻辑电路中的竞争（2）卡诺图法 ）卡诺图法 当输入变量的状态由最小项m 变到m 当输入变量的状态由最小项 i变到 j时，若mi和 mj 分属于相邻 、 但又不相交的两个卡诺圈中 ， 或者 分属于相邻、 但又不相交的两个卡诺圈中， mi 和 mj 虽然分属于两个彼此相交的卡诺圈中， 但不 虽然分属于两个彼此相交的卡诺圈中 ， 区域 内 路有可能 处 在 相交的 区域内 ， 则 该组合 电 路有可 能 存 在竞 冒险现象。 争—冒险现象。 冒险现象 yz x 00 01 11 10 0 1 •1
4.3 组合逻辑电路的冒险现象
§4.3.3 消除冒险的方法
1．修改逻辑设计
Y = AB + AC
当 B = C = 1时， Y = A + A，有冒险
一级门延迟， /A── ──两级门 ∵ A── 一级门延迟 ， /A── 两级门 延迟； 延迟；
则： 1→0 (有) 0→ 1(无) → 有 → 无 由于： 由于：Y = AB + AC = AB + AC + BC
•1 1 •1
F = x⋅ z + y ⋅ z
4.4 组合逻辑电路中的竞争-冒险 组合逻辑电路中的竞争3. 消除竞争 冒险的方法 消除竞争-冒险的方法 冒险的方法 由于竞争-冒险， 由于竞争 冒险，在电路中产生的尖峰脉冲是电路中的噪 冒险 需要设法消除， 常用的消除方法有： 引入封锁脉冲； 声 ， 需要设法消除 ， 常用的消除方法有 ： 引入封锁脉冲 ； 引入选通脉冲；修改逻辑设计；接入滤波电容。 引入选通脉冲；修改逻辑设计；接入滤波电容。 yz x 0 1 •1 00 01 11 10
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第２８卷第３期
２０１５年７月
镇江 高 专 学报
Ｊｏｕｒｎａｌ ｏｆ Ｚｈｅｎｊｉａｎｇ Ｃｏｌｌｅｇｅ
Ｖ０１．２８ Ｎｏ．３
Ｊｕｌｙ，２０１５
组合逻辑电路竞争冒险现象消除方法仿真分析
李 烨
（江苏联合职业技术学院镇江分院机电工程系，江苏镇江２１２０１６）
摘要：组合逻辑电路在工作状态转换过程中经常会出现竞争冒险现象，竞争冒险会对数字系统产生不良影响甚
至使其产生逻辑混乱。以Ｍｕｈｉｓｉｍ软件为平台进行虚拟的仿真实验，分析消除竞争冒险现象的基本方法。
关键词：竞争冒Ｉ￣＂；Ｍｕｈｉｓｉｍ仿真；消除
中图分类号：ＴＮ７９ 文献标志码：Ａ 文章编号：１００８—８１４８（２０１５）０３—００５７—０４
组合逻辑电路的设计都是在输入、输出处于稳
定的逻辑电平下进行的。为了测试电路的抗干扰能
力，保证组合逻辑系统的稳定，有必要对电路输入信
号的逻辑电平瞬间变化时的工作状态进行分析。
在组合逻辑电路中，门电路两个输入信号同时
向相反的逻辑电平跳变（一个从１变为０，另一个从
０变为１）的现象称为竞争－ｌ Ｊ。此时，输出波形会出
现违反原设计的尖脉冲波形，这种现象称为竞争冒
险。由竞争冒险产生的电压毛刺通常会使对尖峰脉
冲敏感的电路，如触发器等，发生错误动作，从而造
成数字系统的逻辑混乱。同时，这种尖峰脉冲也是
违背稳态下逻辑关系的噪声。可见，在组合逻辑电
路中对竞争冒险现象的判断与消除十分重要 ］。
１产生竞争冒险的原因
根据对逻辑电路的结构分析可知，产生竞争冒
险的原因主要是信号在传输延迟时间上存在差异，
而造成这种差异的原因主要有以下两方面：
１）各逻辑门本身的传输延时。在ＴＴＬ系列的
集成电路中，门电路的延迟时间一般在１５ ｎｓ左右；
在ＣＭＯＳ系列集成电路中，门电路的延迟时间一般
为１００ ｎ８左右 。
２）传输路径不同导致的传输延时。同一个输
入信号的变化通过多条途径传输，它们到达输出级
的时间有先有后，当它们再次在某个门电路汇合时，
会导致输出产生尖峰脉冲。
２实例电路仿真分析
２．１实例电路搭建
以图１所示电路为例进行分析。由逻辑代数知
识可知
Ｙ＝ＡＢ・ＡＤ・Ｃ＝ＡＢ＋ＡＤ＋Ｃ．
当Ｂ＝Ｄ＝Ｃ＝１时，
Ｙ＝Ａ＋Ａ。
从理论上讲，若不考虑传输门的延迟时间，并且
认为电路处于稳定状态时，无论信号Ａ如何变化，
输出ｙ恒为高电平。但在实际电路中，当输人信号
Ａ发生变化时，信号在各个路径上的传输时间有先
有后，根据产生竞争冒险原因的分析可以判断，电路
的输出会产生尖峰脉冲。
２．２ Ｍｕｔｉｓｉｍ仿真
本文采用Ｍｕｈｉｓｉｍｌ０软件作为仿真平台。该软
件电路仿真速度快、元件库丰富、仿真结果精确，适
用于数字电路的仿真分析 Ｊ。从元件库中选择
７４ＬＳ ５ Ｖ系列逻辑门，该系列的传输延迟参数为
１５ ｎ８，能够满足仿真传输延迟的要求。按照图ｌ所
收稿日期：２０１５—０３—１３
作者简介：李烨（１９７５一），男，江苏镇江人，副教授，硕士，主要从事电路与系统研究。
图１组合逻辑电路
ｙ
・
５７・