数电实验报告实验二组合逻辑电路的设计方案
实验二 利用MSI设计组合逻辑电路
实验二利用MSI设计组合逻辑电路刘予歆一、实验目的1、编码器的原理理解，数据选择器的分析2、掌握MSI设计的组合逻辑电路的方法3、设计一个数据分配器4、设计一个简单的AU二、我要用的仪器：数电实验箱、数字万用表、示波器74LS00 74LS197 74LS138 74LS151三、实验原理1、数据分配器：74LS138：如图1：S0，S1，S2是地址指示输入端，用三个端口表示8个地址的数据分配。
G1是数据输入端，G1的脉冲输入信息传递到根据S0，S1，S2的指示的地址；而D0~D7端口则是数据分配后的输出，否G2A和否G2B是使能端，当两者的输入电频同时为低是使芯片工作，否则D端的输出总是高电平。
2、数据分配器：74LS151：如图2：S0，S1，S2是地址指示输入端，而D0~D7是数据输入端，根据S0，S1，S2的指示来将数据从Z端输出，而否Z端输出Z数据的反码（本实验在、暂时不用），而否E端接入低电频，使芯片工作。
四、实验内容实验一：模拟数据分配器的使用关于相关的实验一：用74LS197模拟数据输入，其中包括S0，S1，S2指示的数据分配和一个数据读入端，用示波器检测D0~D7每个输出波形，而它的真值表如表一。
实验电路如下：经过示波器检测，如图4，在波形图中，D0接入10KHZ的方波脉冲，作为clock, 而D1，D2，D3是地址输入的波形，D7~D14记录了138数据分配器的地址输出波形。
经过图4分析，经过S0，S1，S2地址调控，对应端口是G1数据输入的反码，为了图4区别无关地址输出端口的高电平，本实验G1的输入总是1，使得对应的数据分配地址输出是低电位的，在图4的波形中，我们可以从波形X 得到地址分配，从而在对应的波形X 中观察到低电位。
实验二：设计一个LU——数据选择器的应用：如表二，这是本次试验的目标，S2S1用来控制逻辑功能的选择，而Y=f(A, B), 如表三是S1，S0，A，B，Yi的真值表，对应的写出了杨树表达式。
数电实验(实验二_组合电路设计和冒险现象分析)
内容一：设计一个组合逻辑电路，它接收一个8421BCD码 B3B2B1B0，仅当2＜B3B2B1B0＜7时输出Y才为1。 设计步骤如下：
（1）了解TTL与非门（74LS00）的引脚结构图
Vcc 3A
14 13
3B
12
3Y
11
4A
10
4B
9
4Y
8
可见：芯片74LS00有14个引脚，
左上针脚接Vcc，右下针脚 接GND，含有4组与非门（每 一组左边两个引脚为输入， 右边引脚为输出）。
取B=C=D=1（拨动开关均往上拨），A端接100kHz的方波信号。 示波器的两个通道分别观察A和Y点的工作波形，波形如下：
实验内容二
设计步骤如下：
（6）观察用增加校正项的办法消除由于输入端A信号变化所引起 的逻辑冒险现象。
对于A端信号变化产生的冒险现象，可通过增加冗余项BCD来消除。
74LS00
1 2 3 4 5 6 7
1A
1B
1Y
2A
2B
2Y GND
三 实验内容一
设计步骤如下：
（2）根据题意列出真值表
三 实验内容一
设计步骤如下：
（3）利用真值表画卡诺图、化简
三 实验内容一
设计步骤如下：
（4）画出电路图
*请同学自行标注芯片引脚号！
实验内容一
设计步骤如下：
（5）电路搭试与实验验证
Y
A
1 1 1 1 1 1 1 1
B
0 0 0 0 1 1 1 1
C
0 0 1 1 0 0 1
Y
实验内容二
设计步骤如下：
（3）分析输入端B、C、D各处于什么状态时能观察到输入端A信号 变化时产生的冒险现象。
数电实验二(组合电路的分析与设计)
1 x x x x 0 x x x x 0 x x x x
A 0 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 Y
按左图连接电路， 按左图连接电路， 并在A、 、 接开关 接开关， 并在 、B、C接开关， Y接发光管，测定其真 接发光管， 接发光管 值表填入右表， 值表填入右表，分析其 逻辑功能。 逻辑功能。
0 0 0 1 1 1 1
实验二：SSI组合逻辑电路 实验二：SSI组合逻辑电路
一：实验目的
1、学会组合逻辑电路的分析和设计方法。 学会组合逻辑电路的分析和设计方法。 设计并验证数据选择器。 2、设计并验证数据选择器。 分析一监视交通灯的电路的逻辑功能。 3、分析一监视交通灯的电路的逻辑功能。
二：实验仪器及设备
1、数字实验箱DSB-3：1台 数字实验箱DSBDSB 2、万用表： 万用表： 1只 元器件： 7400、7410、 3、元器件： 7400、7410、7420 各一块 导线：若干。 4、导线：若干。
x x x x x x x 0 x x 0 1 x 0 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
IN4 IN5 IN6 IN7 ST Y2 Y1 GND
0 x x x x 0 x x x x 0 x x x 0 0 x x 0 1 0 x 0 1 1 0 0 1 1 1 0 1 1 1 1
数电实验组合逻辑电路
实验二组合逻辑电路一、实验目的1.掌握组合逻辑电路的分析方法2.掌握组合逻辑电路的设计方法二、实验仪器数字电路实验台、数字万用表、74ls00,74ls20三、实验原理1.组合逻辑电路的分析方法组合逻辑电路时最常见的逻辑电路，可以用一些常用的门电路组合成具有其他功能的门电路。
其分析方法是根据所给的逻辑电路，写出其输入和输出之间的逻辑函数表达式或真值表，从而确定该电路的逻辑功能。
2.组合逻辑电路的设计方法组合逻辑电路是使用中、小规模集成电路来设计组合电路是最常见的逻辑电路，其分析方法是根据所给的组合逻辑电路，写出其输入与输出之间的逻辑函数表达式或者真值表，从而确定该电路的逻辑功能。
组合电路设计的一般步骤如图所示：根据设计任务的要求建立输入、输出变量，并列出真值表。
然后用逻辑代数或卡诺图化简法求出简化的逻辑表达式。
并按实际选用逻辑门的类型修改逻辑表达式。
根据简化后的逻辑表达式，画出逻辑图，用标准器件构成逻辑电路。
最后，用实验来验证设计的正确性。
2、组合逻辑电路设计举例用“与非”门设计一个表决电路。
当四个输入端中有三个或四个为“1”时，输出端才为“1”。
(1)设计步骤：根据题意列出真值表如表所示，再填入卡诺图表中。
(2)根据真值表，画卡诺图(3)由卡诺图得出逻辑表达式，并演化成“与非”的形式Z ＝ABC ＋BCD ＋ACD ＋ABD ＝ABC ACD BCD ABC ⋅⋅⋅根据逻辑表达式画出用“与非门”构成的逻辑电路如图所示。
多数表决电路 74LS20引脚图3.用实验验证逻辑功能在实验装置适当位置选定三个14P 插座，按照集成块定位标记插好集成块。
按图接线，输入端A 、B 、C 、D 接至逻辑开关输出插口，输出端Z 接逻辑电平显示输入插口，按真值表（自拟）要求，逐次改变输入变量，测量相应的输出值，验证逻辑功能，与其进行比较，验证所设计的逻辑电路是否符合要求。
三、实验内容1.设计两个2位二进制码比较器，试用最少的与非门实现改功能，要求A=B 时输出为1。
数电逻辑门电路实验报告doc
数电逻辑门电路实验报告篇一：组合逻辑电路实验报告课程名称：数字电子技术基础实验指导老师：樊伟敏实验名称：组合逻辑电路实验实验类型：设计类同组学生姓名：__________ 一、实验目的和要求（必填）二、实验内容和原理（必填）三、主要仪器设备（必填）五、实验数据记录和处理七、讨论、心得一．实验目的1.加深理解全加器和奇偶位判断电路等典型组合逻辑电路的工作原理。
2.熟悉74LS00、74LS11、74LS55等基本门电路的功能及其引脚。
3.掌握组合集成电路元件的功能检查方法。
4.掌握组合逻辑电路的功能测试方法及组合逻辑电路的设计方法。
二、主要仪器设备74LS00（与非门） 74LS55（与或非门） 74LS11（与门）导线电源数电综合实验箱三、实验内容和原理及结果四、操作方法和实验步骤六、实验结果与分析（必填）实验报告(一)一位全加器1.1 实验原理：全加器实现一位二进制数的加法，输入有被加数、加数和来自相邻低位的进位；输出有全加和与向高位的进位。
1.2 实验内容：用 74LS00与非门和 74LS55 与或非门设计一个一位全加器电路，并进行功能测试。
1.3 设计过程：首先列出真值表，画卡诺图，然后写出全加器的逻辑函数，函数如下： Si = Ai ?Bi?Ci-1 ；Ci = Ai Bi +(Ai?Bi)C i-1异或门可通过Ai ?Bi?AB?AB,即一个与非门；（74LS00），一个与或非门（74LS55）来实现。
Ci = Ai Bi +(Ai?Bi)C再取非，即一个非门（i-1?Ai Bi +(Ai?Bi)Ci-1，通过一个与或非门Ai Bi +(Ai?Bi)Ci-1，用与非门）实现。
1.4 仿真与实验电路图：仿真与实验电路图如图 1 所示。
图11实验名称：组合逻辑实验姓名：学号：1.5 实验数据记录以及实验结果全加器实验测试结果满足全加器的功能，真值表：(二)奇偶位判断器2.1 实验原理：数码奇偶位判断电路是用来判别一组代码中含 1 的位数是奇数还是偶数的一种组合电路。
组合逻辑电路的设计实验报告
竭诚为您提供优质文档/双击可除组合逻辑电路的设计实验报告篇一：数电实验报告实验二组合逻辑电路的设计实验二组合逻辑电路的设计一、实验目的1.掌握组合逻辑电路的设计方法及功能测试方法。
2.熟悉组合电路的特点。
二、实验仪器及材料a)TDs-4数电实验箱、双踪示波器、数字万用表。
b)参考元件：74Ls86、74Ls00。
三、预习要求及思考题1．预习要求：1）所用中规模集成组件的功能、外部引线排列及使用方法。
2)组合逻辑电路的功能特点和结构特点.3)中规模集成组件一般分析及设计方法.4）用multisim软件对实验进行仿真并分析实验是否成功。
2.思考题在进行组合逻辑电路设计时，什么是最佳设计方案？四、实验原理1．本实验所用到的集成电路的引脚功能图见附录2.用集成电路进行组合逻辑电路设计的一般步骤是：1）根据设计要求，定义输入逻辑变量和输出逻辑变量，然后列出真值表；2）利用卡络图或公式法得出最简逻辑表达式，并根据设计要求所指定的门电路或选定的门电路，将最简逻辑表达式变换为与所指定门电路相应的形式；3）画出逻辑图；4）用逻辑门或组件构成实际电路，最后测试验证其逻辑功能。
五、实验内容1．用四2输入异或门（74Ls86）和四2输入与非门（74Ls00）设计一个一位全加器。
1）列出真值表,如下表2-1。
其中Ai、bi、ci分别为一个加数、另一个加数、低位向本位的进位；si、ci+1分别为本位和、本位向高位的进位。
2）由表2-1全加器真值表写出函数表达式。
3）将上面两逻辑表达式转换为能用四2输入异或门（74Ls86）和四2输入与非门（74Ls00）实现的表达式。
4）画出逻辑电路图如图2-1，并在图中标明芯片引脚号。
按图选择需要的集成块及门电路连线，将Ai、bi、ci接逻辑开关，输出si、ci+1接发光二极管。
改变输入信号的状态验证真值表。
2.在一个射击游戏中，每人可打三枪，一枪打鸟(A)，一枪打鸡（b），一枪打兔子（c）。
数电实验报告
一、实验名称1. 实验一QuartusⅡ原理图输入法设计与实现2. 实验二用VHDL设计与实现组合逻辑电路（一）3. 实验三用VHDL设计与实现时序逻辑电路（二）4.实验四用VHDL设计与实现时序逻辑电路（三）(数码管动态扫描控制器)二、实验任务要求1.实验一:○1用逻辑门设计实现一个半加器，仿真验证其功能，并生成新的半加器图形模块单元；○2用上面生成的半加器模块和逻辑门设计实现一个全加器，仿真验证其功能，并下载到实验板测试，要求用拨码开关设定输入信号，发光二极管显示输出信号；○3用3线-8线译码器（74LS138）和逻辑门设计实现函数F=CBA+CBA+CBA+CBA，仿真验证其功能，并下载到实验班测试。
要求用拨码开关设定输入信号，发光二极管显示输出信号；2.实验二：○1用VHDL语言设计实现一个4位二进制奇校验器，输入奇数个…1‟时，输出为…1‟，否则输出为…0‟，仿真验证其功能，并下载到实验板测试。
要求用拨码开关设定输入信号，发光二极管显示输出信号；○2用VHDL语言设计实现一个8421码转换为余3码的代码转换器，仿真验证其功能，并下载到实验板测试。
要求用拨码开关设定输入信号，发光二极管显示输出信号；○3用VHDL语言设计实现一个共阴极7段数码管译码器，仿真验证其功能，并下载到实验班测试。
要求用拨码开关设定输入信号，发光二极管显示输出信号；3.实验三：○1用VHDL语言设计实现一个分频系数为12，分频输出信号占空比为50%的分频器。
要求在Quartus Ⅱ平台上设计程序并仿真验证设计；○2用VHDL语言设计实现一个带异步复位的8421码十进制计数器，仿真验证其功能，并下载到实验板测试。
要求用拨码开关设定输入信号，发光二极管显示输出信号；○3将分频器、8421十进制计数器、数码管译码器3个电路进行连接并下载测试。
4.实验四：○1用VHDL语言设计并实现六个数码管串行扫描电路，要求同时显示0、1、2、3、4、5这6个不同的数字图形到6个数码管上，仿真验证其功能，并下载到实验板测试；（必做）○2用VHDL语言设计并实现六个数码管循环左滚动，时钟点亮6个数码管，坐出右进，状态为：012345→123450→234501→345012→450123→501234→012345；（选做）○3用VHDL语言设计并实现六个数码管向左滚动，用全灭的数码管填充右边，直至全部变灭，然后再一次从右边一个一个地点亮。
数电实验二
数电实验二实验二：组合逻辑电路(MSI和设计)一、实验目的：1、了解集成编码器74HC148、译码器74HC138、集成数据选择器74HC151、加法器74HC283、数值比较器74HC85的管脚排列和管脚功能、性能及使用方法；2、掌握用SSI小规模集成器件设计组合逻辑电路的方法，用实验验证所设计电路的功能；3、掌握用MSI中规模集成器件设计组合逻辑电路的方法，用实验验证所设计电路的功能。
二、知识点提示：1、组合逻辑电路的设计方法(1)首先根据给出的实际逻辑问题进行逻辑设计，将给定的因果关系进行逻辑抽象，列出逻辑真值表；(2)根据真值表写出相对应的逻辑表达式，并化成适合的形式； (3)选定集成器件类型；（应该根据电路的具体要求和器件的资源情况来决定） (4)再根据逻辑表达式，画出逻辑电路图；(5)在逻辑电路图上标出对应器件管脚号，然后进行接线，实验验证其设计功能。
2、中规模集成器件电路特点中规模集成器件多数是专用的功能器件，具有某种特定的逻辑功能，可以使用这些功能器件实现组合逻辑函数，方法是逻辑函数对比法。
具体设计方法见教材。
三、实验原理：1、MSI中规模集成电路的管脚图和功能表，及使用说明。
①译码器(74HC138)一个n变量的译码器的输出包含了n变量的所有最小项。
例如，3线／8线译码器(74HCl38)8个输出包含了3个变量的全部最小项的译码。
用n变量译码器加上输出与非门电路，就能获得任何形式的输入变量不大于n的组合逻辑电路。
74LSl38是3-8线译码器，其外引脚排列如图2-1所示。
74HCl38译码器有3个使能端S1、S2、S3，当S1=l、S2=0、S3=0时允许译码，否则禁止译码，且A2、A1、A0为3个地址输入端，Y0、Y1、Y2、Y3、Y4、Y5、Y6、Y7为8个输出端。
注：74HCl38的功能表见教材P176。
图2-1 74HC138引脚排列图1②优先编码器(74HC148)74HC148是8-3线优先编码器，其外引线排列如图2-2所示。
2011-2012数电实验报告样本
实验一、组合逻辑电路的设计与制作一、实验目的：1、学会根据给定要求设计逻辑电路；2、掌握查找、选择所需器件，或根据现有器件进行设计；3、掌握按设计图纸在实验板上连接电路，排除故障，测试性能； 二、实验器材：电子实验台、74LS00×2、连接线若干 三、实验内容1、用74LS00制作一个二输入异或门电路： （1）实验设计：根据题意得真值表(表2-1)：BA B A B A B A Y •=+=（2）电路设计：图2-1 74LS00组成二输入异或门电路图（3）实验数据(表2-2)：2、用74LS00制作一个二输入同或门电路：（1）实验设计：根据题意得真值表(表2-3)：AY•=+=BABBAAB（2）电路设计：图2-2 74LS00组成二输入同或门电路图（3）实验数据(表2-4)：3、用74LS00设计制作一个三人表决电路，两人或两人以上赞成则通过： （1）实验设计：设同意的为1，不同意的为0，通过为1，不通过为0，则根据题意可得以下真值表(表2-5)：ABAC BC AB AC BC AB AC BC ABC C AB C B A BC A Y ••=••=++=+++=（2）电路设计：图2-3 74LS00组成三表决电路（3）实验数据(表2-6)：4、用74LS00A、B、C三个电源，共同向某一重要负载供电，在正常情况下，至少有两个电源处在正常状态。
否则发出报警信号（报警时，F=1，灯亮）。
（1）实验设计：设电源正常为1，不正常为0，由题意可得以下真值表(表2-7)：•=F•ACBCAB（2）电路设计：图2-4 供电系统检测控制逻辑电路图（3）实验数据(表2-8)：5、用74LS00、C ，输出为Fa 、Fb 、Fc 。
A=1，表示A 有请求；Fa=1表示能够为A 服务。
同样B=1表示B 有请求；Fb=1，表示能够为B 服务……。
A 、B 、C 的排队顺序是：A=1，最高优先级；B=1，次优先级；C=1，普通优先级。
数电实验报告实验二利用MSI设计组合逻辑电路
数电实验报告实验二利用MSI设计组合逻辑电路一、实验目的1. 学习MSI(Medium Scale Integration，即中规模集成电路)的基本概念和应用。
2.掌握使用MSI设计和实现组合逻辑电路的方法。
3.了解MSI的类型、特点及其在实际电路设计中的作用。
二、实验设备与器件1.实验设备：示波器、信号发生器、万用表。
2.实验器件：组合逻辑集成电路74LS151三、实验原理1.MSI的概念MSI是Medium Scale Integration的简称，指的是中规模集成电路。
MSI由几十个至几千个门电路组成，功能比SSI（Small Scale Integration，即小规模集成电路）更为复杂，但比LSI（Large Scale Integration，即大规模集成电路）简单。
2.74LS151介绍74LS151是一种常用的组合逻辑集成电路之一，具有8个输入端和1个输出端。
其功能是从八个输入信号中选择一个作为输出。
利用该器件可以轻松实现数据选择器、多路选择器等功能。
四、实验内容本实验的任务是利用74LS151设计一个简单的多路选择器电路。
具体实验步骤如下：1.将74LS151插入实验板中，注意引脚的正确连接。
2.将信号发生器的输出接入到74LS151的A、B、C三个输入端中，分别作为输入0、输入1、输入2、将示波器的探头分别接到74LS151的输出端Y，记录下不同输入情况下Y的输出情况。
3.分别将信号发生器的输出接入74LS151的D0、D1、D2、D3、D4、D5、D6、D7八个输入端，接通电源，记录下不同输入情况下Y的输出情况。
4.通过以上实验数据，绘制74LS151的真值表。
五、实验结果与数据处理根据实验步骤所述，我们完成了实验，并得到了以下数据：输入0：0000001111001111输入1：1111110010100101输入2：1010101001010101根据这些数据，我们可以绘制74LS151的真值表如下：输入0，输入1，输入2，输出Y--------，--------，--------，--------0，0，0，00，0，1，10，1，0，00，1，1，11，0，0，11，0，1，01，1，0，11，1，1，1六、实验总结通过本次实验，我们学习了MSI的基本概念和应用，初步掌握了使用MSI设计和实现组合逻辑电路的方法。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验二组合逻辑电路的设计
一、实验目的
1.掌握组合逻辑电路的设计方法及功能测试方法。
2.熟悉组合电路的特点。
二、实验仪器及材料
a) TDS-4数电实验箱、双踪示波器、数字万用表。
b) 参考元件：74LS86、74LS00。
三、预习要求及思考题
1．预习要求：
1）所用中规模集成组件的功能、外部引线排列及使用方法。
2) 组合逻辑电路的功能特点和结构特点.
3) 中规模集成组件一般分析及设计方法.
4）用multisim软件对实验进行仿真并分析实验是否成功。
2.思考题
在进行组合逻辑电路设计时，什么是最佳设计方案？
四、实验原理
1．本实验所用到的集成电路的引脚功能图见附录
2.用集成电路进行组合逻辑电路设计的一般步骤是：
1）根据设计要求，定义输入逻辑变量和输出逻辑变量，然后列出真值表；
2）利用卡络图或公式法得出最简逻辑表达式，并根据设计要求所指定的门电路或选定的门电路，将最简逻辑表达式变换为与所指定门电路相应的形式；
3）画出逻辑图；
4）用逻辑门或组件构成实际电路，最后测试验证其逻辑功能。
五、实验内容
1．用四2输入异或门（74LS86）和四2输入与非门（74LS00）设计一个一位全加器。
1）列出真值表,如下表2-1。
其中A i、B i、C i分别为一个加数、另一个加数、低位向本位的进位；S i、C i+1分别为本位和、本位向高位的进位。
2）由表2-1全加器真值表写出函数表达式。
3）将上面两逻辑表达式转换为能用四2输入异或门（74LS86）和四2输入与非门（74LS00）实现的表达式。
4）画出逻辑电路图如图2-1，并在图中标明芯片引脚号。
按图选择需要的集成块及门电路连线，将A i、B i、C i接逻辑开关，输出Si、Ci+1接发光二极管。
改变输入信
号的状态验证真值表。
2.在一个射击游戏中，每人可打三枪，一枪打鸟(A)，一枪打鸡（B），一枪打兔子（C）。
规则是：打中两枪并且其中有一枪必须是打中鸟者得奖（Z）。
试用与非门设计判断得奖的电路。
（请按照设计步骤独立完成之）
五、实验报告要求：
1．画出实验电路连线示意图，整理实验数据，分析实验结果与理论值是否相等。
2．设计判断得奖电路时需写出真值表及得到相应输出表达式以及逻辑电路图。
3．总结中规模集成电路的使用方法及功能。