第6章存储系统习题解答080916

思考题与习题解答：

1. 解释下列概念：

主存、辅存、Cache、RAM、SRAM、DRAM、ROM、PROM、EPROM、EEPROM、CDROM、Flash Memory、存取周期、存储器带宽、存储层次、直接映象、全相联映象、组相联映象、LRU、失效率、磁盘阵列、虚拟存储器

2. 说明存储器的存取时间与存取周期之间的联系与区别。

解：存取时间是指存储器从接收到CPU发来的读写命令和单元地址开始，到读出或写入数据所需的时间。

存取周期是指连续两次读写存储器所需的最小时间间隔。

两者都是反映存储器存取速度的指标，显然存取周期大于存取时间。在存储器进行读写操作时，由于存储元件本身的性能，做完一次存或取后，不能马上进行另外的存或取，需要一段稳定和恢复时间。存取周期就是存取时间加上存储单元的恢复稳定时间。

3. 什么是存储器的带宽？如果存储器总线宽度为32位，存取周期为250ns，该存储器带宽为多少？

解：存储器带宽是指每秒钟可以从存储器读出或向存储器写入的二进制位的数目，表明了一个存储器单位时间处理信息的能力。

若总线宽度为32位，存储周期为250ns，则：

存储器带宽=32Bit/250ns=128Mbit/s

4. 指出下列存储器哪些是易失性的？哪些是非易失性的？哪些是读出破坏性？哪些不是？

DRAM，SRAM，ROM，Cache，磁盘，光盘

解：易失性：DRAM、SRAM和Cache；非易失性：ROM、磁盘和光盘

读出破坏性：DRAM，其余都不是读出破坏性。

5. ROM和RAM两者的差别是什么？

解：RAM是随机存取存储器，ROM是只读存储器。RAM是易失性的，一旦断电，则保存的信息全部消失，ROM为非易失性的，其信息可以长期保存，常用于存放一些固定的数据和程序，如计算机的自检程序、BIOS、BASIC解释程序等。

6. 简述“Cache-主存”和“主存-辅存”层次的区别。

解：

“Cache-主存”“主存-辅存”

目的为了弥补主存速度的不足为了弥补主存容量的不足存储管理实现全部由专用硬件实现主要由软件实现

访问速度的比值

几比一几百比一

（第一级比第二级）

大小

典型的块（页）几十个字节几百到几千个字节

CPU对第二级的

可直接访问均通过第一级

访问方式

失效时CPU是否切换不切换切换到其它进程

7. 单级存储器的主要矛盾是什么？通常采取什么方法来解决？

解：(1) 速度越快，每位价格就越高；

(2) 容量越大，每位价格就越低；

(3) 容量越大，速度越慢。

采取多级存储层次方法来解决。

8. 在存储层次中应解决哪四个问题？

解：(1) 映象规则

当把一个块调入高一层存储器时，可以放到哪些位置上?

(2) 查找算法

当所要访问的块在高一层存储器中时，如何找到该块?

(3) 替换算法

当发生失效时，应替换哪一块?

(4) 写策略

当进行写访问时，应进行哪些操作?

9. 地址映象方法有哪几种？它们各有什么优缺点？

解：(1) 全相联映象

实现查找的机制复杂，代价高，速度慢。Cache 空间的利用率较高，块冲突概率较低，因而Cache 的失效率也低。

(2) 直接映象

实现查找的机制简单，速度快。Cache 空间的利用率较低，块冲突概率较高，因而Cache 的失效率也高。

(3) 组相联映象

组相联是直接映象和全相联的一种折衷。

10. 存储系统采用层次结构的目的是什么？实现存储器层次结构的先决条件是什么？

解：存储器采用层次结构可以提高计算机系统的性能/价格比，即在速度方面接近最高一级的存储器，而在容量和价格方面接近最低一级的存储器。

实现存储器层次结构的先决条件是程序的局部性原理。

11. 某计算机字长为32位，主存以字节编址，试画出存储器中字地址和字节地址的分配情况。

解：存储器中字地址和字节地址的分配情况如下图所示。

12. 某机字长32位，其存储容量为4MB ，若按字编址，它的寻址范围是多少？

解：. 0~1M

13. 设有一个具有24位地址和8位字长的存储器，问：

(1) 该存储器能够存储多少字节的信息？

(2) 如果存储器由4M ×1位的RAM 芯片组成，需要多少片？

(3) 需要多少位作芯片选择？

01 03 05 ┇

解：(1) 存储单元数为224=16M单元，每个单元为8位字长，即一个字节，所以能存储16M=16777216个字节的信息。

(2) 由于存储容量为16MB，每4M字节需要8片，故所需芯片数量为16/4×8=32片。

(3) 4M×1位的RAM芯片需要22位地址线，所以，可以把地址线的低22位直接连接到芯片的A0—A21管脚，而A22和A23则通过2：4线译码器进行芯片选择。

14. 设某计算机采用1K×4位DRAM芯片组成2K×8位的存储器，请回答：

(1) 设计该存储器共需要多少片DRAM芯片？

(2) 画出芯片连接图。

解：(1) 设计该存储器共需要2/1×8/4=4片

(2) 芯片连接图如下图所示

15. 下面关于存储器的描述，请指出哪些是正确的，哪些是错误的

(1) CPU访问主存储器的时间是由存储器的容量决定的，存储容量越大，访问时间越长；

(2) 因为DRAM是破坏性读出，所以必须不断刷新；

(3) RAM中的任何一个单元都可以随机访问；

(4) ROM中的任何一个单元不能随机访问；

(5) 一般情况下，ROM和RAM在存储器中是统一编址的；

(6) EPROM中存储的信息断电后会消失

解：(1) 错，主存是随机存储器，任何单元的访问时间都是相同的，与容量大小无关；(2) 错，刷新不仅仅是因为破坏性读出，由于DRAM靠电容存储信息，即使不读出，其信息也会因为电容放电而消失。所以为保证数据的正确性，必须使数据周期性地再生，即刷新。

(3) 正确

(4) 错，ROM中存储的信息不能修改，但是访问仍然是随机的。

(5) 正确

(6) 错，EPROM是只读存储器，与半导体随机存储器制作工艺不同，不会因为断电丢失信息。

16. 设CPU有16根地址线，8根数据线，并用MREQ作为访存控制信号(低电平有效)，用WR

作为读写控制信号(高电平为读，低电平为写)。现有下列存储芯片：1K×4位RAM、4K×8位RAM、8K×8位RAM、2K×8位ROM、4K×8位ROM、8K×8位ROM及74LS138译码器和各种门电路，试画出CPU与存储器的连接图，要求：

(1) 主存地址空间分配：6000H~67FFH为系统程序区，6800H~6BFFH为用户程序区；