数字电路与逻辑设计课件：第二章 part3逻辑图
CO(X, Y) AB A B
分析电路
若已知逻辑函数的逻辑图，则只要从输入端到输出 端逐级写出每个逻辑符号对应的表达式，最后就可以得 到与该逻辑图对应的逻辑表达式。
例2－4－2
v xy x y u vx w vy z uw vx vy vx vy
(x y)(x y) xy x y
共产生2n个小方格，每一个小方格对应真值表的一行，由 此构成的方格图就是卡诺图。
2-5-1 真值表与卡诺图 卡诺图的构成 由真值表到卡诺图
1. 卡诺图的构成
三变量的卡诺图
A BC 0 1 00
04
01
15
11
37
10 2 6F
BC A
00
01
11 10
0
013 2
1
4 5 7 6F
AB C
2-5-2 表达式与卡诺图
由最小项表达式到卡诺图 最小项表达式：真值表中对应的函数值为1的最
小项的或式
任一逻辑函数都等于其对应的卡诺图上所有填1 小方格的最小项之和。
将最小项表达式中包含的每一个最小项在卡诺图 中对应的小方格内填1，其余的方格填0（或不 填），即可得到其相应的卡诺图。
由最小项表达式到卡诺图
与-或式对应的逻辑图
二级电路 双轨输入
三级电路 单轨输入
与-或式： 与两级与非门对应
或-与式对应的逻辑图
A
1
B
A
1
&
B
A1
B
F
A
1
B
1
F
或-与式： 与两级或非门对应
例2-4-1 导出HA的逻辑图
HA的真值表
A B CO Σ
0 0 00
0 1 01
A
1 0 01
B
1 1 10
=1
∑
&
CO
(A, B) M(0,3) (A B)(A B) m(1,2) AB AB
各知识单元的分数分配
第0章 引论 第一章 数制与编码 第二章 逻辑函数及其化简 第三章 组合逻辑电路 第四章 时序电路分析 第五章 同步时序电路设计 第六章 集成数/模和模/数转换器 第七章 可编程逻辑器件及其应用
7% 15% 20% 30% 15%
5% 8%
第二章 逻辑函数及其化简
+5V
A报 B警 F C电
路
报警电路的与－或表达式与逻辑图
B
&
C
A
&
C
A
&
B
(a)
1
F
B
&
C
A
&
C
A
&
B
(b)
&
F
与-或式： 与两级与非门对应
报警电路的或－与表达式与逻辑图
B
1
C
A
1
C
A
1
B
(c)
&
F
B
1
C
A
1
C
A
1
B
(d)
1
F
或-与式： 与两级或非门对应
报警电路的与或非表达式与逻辑图
A
&1
B
A C
F
B
C
(e)
第二章 逻辑函数及其化简
§2-1 逻辑代数基础 §2-2 布尔代数 §2-3 逻辑函数及其逻辑表达式 §2-4 逻辑图 §2-5 卡诺图及其逻辑化简 §2-6 小结
§2-5 卡诺图及逻辑函数化简
2-5-1 真值表与卡诺图 2-5-2 表达式与卡诺图 2-5-3 卡诺图及逻辑化简
五变量的卡诺图
F
2-5-1 真值表与卡诺图 卡诺图的构成 由真值表到卡诺图
2. 由真值表到卡诺图
如果已知逻辑函数的真值表，则对应于每一组 变量取值组合，函数值为1或者为0。只要将这些函数 值填入卡诺图中对应的小方格内，就得到该逻辑函数 的卡诺图。
例2-5-1 由真值表到卡诺图
BC A
00
由与或表达式到卡诺图
将与或表达式中的每个与项所包含的最小项在 卡诺图中对应的小方格内填1，其余的方格填0（或 不填），即可得到该表达式对应的卡诺图。
§2-1 逻辑代数基础 §2-2 布尔代数 §2-3 逻辑函数及其逻辑表达式 §2-4 逻辑图 §2-5 卡诺图及其逻辑化简 §2-6 小结
§2-4 逻辑图
逻辑图是描述逻辑函数的另一方式
若已知逻辑函数的逻辑表达式，则只要将逻辑表 达式中各变量之间的与、或、非等逻辑关系用对应的 逻辑符号来表示，就可以得到与该表达式对应的逻辑 图。
例2-5-2 已知函数 =∑m(1,2,3,4,8,9,10,11，12)
试画出它的卡诺图。
CD AB
00
01
11 10
00
0111
0132
01
1000
4576
11
1000
12 13 15 14
10
1
8
1
9
1
11
1
10
2-5-2 表达式与卡诺图
由最小项表达式到卡诺图 由与或表达式到卡诺图 由最大项表达式到卡诺图 或与表达式与卡诺图
00
01
11 10
0
026 4
1
1 3 7 5F
1. 卡诺图的构成
四变量的卡诺图
CD AB
00
01
11 10
00
0132
01
4576
11
12 13 15 14
10
8 9 11 10 F
AB CD
00
01
11 10
00
0 4 12 8
01
1 5 13 9
11
3 7 15 11
10
2 6 14 10 F
2-5-1 真值表与卡诺图
真值表： n个自变量共有2n个取值组合，将2n个取值按自然二进制码 的顺序自上而下的排列就构成了真值表
卡诺图： 将n个自变量任意分成两组:
✓ 一组的自变量的取值组合自左向右沿水平方向排列， ✓ 另一组的自变量的取值组合自上而下沿垂直方向排列 ✓ 两组变量的取值组合分别按格雷码的顺序排列
例2-4-2 分析电路
真值表
x
y
z
0
0
0
0
1
1
1
0
1
1
1
0
逻辑功能： 异或门
例2-4-3 分析电路
例2-4-3 分析电路
真值表
CIi ai bi 000 001 010 011 100 101 110 111
COi Σi
0
0
0
1
0
1
1
0
0
1
1
0
1
0
1
1
逻辑功能： 全加器
例2-4-4 某报警电路如图所示，其输入信号为A、 B、 C,输出信号为F。开关 S1、S2、S3 的通断决定了输入 信号电平的高低，当某一开关闭合时，其对应的输入 信号为低电平，反之，为高电平，当 F为高电平时， 警灯亮，否则灭。当 2个或 2个以上的开关闭合时， 警灯亮。试列出它的真值表，画出该报警器电路的与 －或电路、与非－与非电路、或－与电路、或非－或 非电路、与或非电路。
01
11 10
01101
11010 F
A BC
Z
000
1
001
1
010
1
011
0
100
1
101
0
110
0
111
1
§2-5 卡诺图及逻辑函数化简
2-5-1 真值表与卡诺图 2-5-2 达式与卡诺图 2-5-3 卡诺图及逻辑化简
2-5-2 表达式与卡诺图
由最小项表达式到卡诺图 由与或表达式到卡诺图 由最大项表达式到卡诺图 或与表达式与卡诺图
分析电路
若已知逻辑函数的逻辑图，则只要从输入端到输出 端逐级写出每个逻辑符号对应的表达式，最后就可以得 到与该逻辑图对应的逻辑表达式。
例2－4－2
v xy x y u vx w vy z uw vx vy vx vy
(x y)(x y) xy x y
共产生2n个小方格，每一个小方格对应真值表的一行，由 此构成的方格图就是卡诺图。
2-5-1 真值表与卡诺图 卡诺图的构成 由真值表到卡诺图
1. 卡诺图的构成
三变量的卡诺图
A BC 0 1 00
04
01
15
11
37
10 2 6F
BC A
00
01
11 10
0
013 2
1
4 5 7 6F
AB C
2-5-2 表达式与卡诺图
由最小项表达式到卡诺图 最小项表达式：真值表中对应的函数值为1的最
小项的或式
任一逻辑函数都等于其对应的卡诺图上所有填1 小方格的最小项之和。
将最小项表达式中包含的每一个最小项在卡诺图 中对应的小方格内填1，其余的方格填0（或不 填），即可得到其相应的卡诺图。
由最小项表达式到卡诺图
与-或式对应的逻辑图
二级电路 双轨输入
三级电路 单轨输入
与-或式： 与两级与非门对应
或-与式对应的逻辑图
A
1
B
A
1
&
B
A1
B
F
A
1
B
1
F
或-与式： 与两级或非门对应
例2-4-1 导出HA的逻辑图
HA的真值表
A B CO Σ
0 0 00
0 1 01
A
1 0 01
B
1 1 10
=1
∑
&
CO
(A, B) M(0,3) (A B)(A B) m(1,2) AB AB
各知识单元的分数分配
第0章 引论 第一章 数制与编码 第二章 逻辑函数及其化简 第三章 组合逻辑电路 第四章 时序电路分析 第五章 同步时序电路设计 第六章 集成数/模和模/数转换器 第七章 可编程逻辑器件及其应用
7% 15% 20% 30% 15%
5% 8%
第二章 逻辑函数及其化简
+5V
A报 B警 F C电
路
报警电路的与－或表达式与逻辑图
B
&
C
A
&
C
A
&
B
(a)
1
F
B
&
C
A
&
C
A
&
B
(b)
&
F
与-或式： 与两级与非门对应
报警电路的或－与表达式与逻辑图
B
1
C
A
1
C
A
1
B
(c)
&
F
B
1
C
A
1
C
A
1
B
(d)
1
F
或-与式： 与两级或非门对应
报警电路的与或非表达式与逻辑图
A
&1
B
A C
F
B
C
(e)
第二章 逻辑函数及其化简
§2-1 逻辑代数基础 §2-2 布尔代数 §2-3 逻辑函数及其逻辑表达式 §2-4 逻辑图 §2-5 卡诺图及其逻辑化简 §2-6 小结
§2-5 卡诺图及逻辑函数化简
2-5-1 真值表与卡诺图 2-5-2 表达式与卡诺图 2-5-3 卡诺图及逻辑化简
五变量的卡诺图
F
2-5-1 真值表与卡诺图 卡诺图的构成 由真值表到卡诺图
2. 由真值表到卡诺图
如果已知逻辑函数的真值表，则对应于每一组 变量取值组合，函数值为1或者为0。只要将这些函数 值填入卡诺图中对应的小方格内，就得到该逻辑函数 的卡诺图。
例2-5-1 由真值表到卡诺图
BC A
00
由与或表达式到卡诺图
将与或表达式中的每个与项所包含的最小项在 卡诺图中对应的小方格内填1，其余的方格填0（或 不填），即可得到该表达式对应的卡诺图。
§2-1 逻辑代数基础 §2-2 布尔代数 §2-3 逻辑函数及其逻辑表达式 §2-4 逻辑图 §2-5 卡诺图及其逻辑化简 §2-6 小结
§2-4 逻辑图
逻辑图是描述逻辑函数的另一方式
若已知逻辑函数的逻辑表达式，则只要将逻辑表 达式中各变量之间的与、或、非等逻辑关系用对应的 逻辑符号来表示，就可以得到与该表达式对应的逻辑 图。
例2-5-2 已知函数 =∑m(1,2,3,4,8,9,10,11，12)
试画出它的卡诺图。
CD AB
00
01
11 10
00
0111
0132
01
1000
4576
11
1000
12 13 15 14
10
1
8
1
9
1
11
1
10
2-5-2 表达式与卡诺图
由最小项表达式到卡诺图 由与或表达式到卡诺图 由最大项表达式到卡诺图 或与表达式与卡诺图
00
01
11 10
0
026 4
1
1 3 7 5F
1. 卡诺图的构成
四变量的卡诺图
CD AB
00
01
11 10
00
0132
01
4576
11
12 13 15 14
10
8 9 11 10 F
AB CD
00
01
11 10
00
0 4 12 8
01
1 5 13 9
11
3 7 15 11
10
2 6 14 10 F
2-5-1 真值表与卡诺图
真值表： n个自变量共有2n个取值组合，将2n个取值按自然二进制码 的顺序自上而下的排列就构成了真值表
卡诺图： 将n个自变量任意分成两组:
✓ 一组的自变量的取值组合自左向右沿水平方向排列， ✓ 另一组的自变量的取值组合自上而下沿垂直方向排列 ✓ 两组变量的取值组合分别按格雷码的顺序排列
例2-4-2 分析电路
真值表
x
y
z
0
0
0
0
1
1
1
0
1
1
1
0
逻辑功能： 异或门
例2-4-3 分析电路
例2-4-3 分析电路
真值表
CIi ai bi 000 001 010 011 100 101 110 111
COi Σi
0
0
0
1
0
1
1
0
0
1
1
0
1
0
1
1
逻辑功能： 全加器
例2-4-4 某报警电路如图所示，其输入信号为A、 B、 C,输出信号为F。开关 S1、S2、S3 的通断决定了输入 信号电平的高低，当某一开关闭合时，其对应的输入 信号为低电平，反之，为高电平，当 F为高电平时， 警灯亮，否则灭。当 2个或 2个以上的开关闭合时， 警灯亮。试列出它的真值表，画出该报警器电路的与 －或电路、与非－与非电路、或－与电路、或非－或 非电路、与或非电路。
01
11 10
01101
11010 F
A BC
Z
000
1
001
1
010
1
011
0
100
1
101
0
110
0
111
1
§2-5 卡诺图及逻辑函数化简
2-5-1 真值表与卡诺图 2-5-2 达式与卡诺图 2-5-3 卡诺图及逻辑化简
2-5-2 表达式与卡诺图
由最小项表达式到卡诺图 由与或表达式到卡诺图 由最大项表达式到卡诺图 或与表达式与卡诺图
合集下载
数字电子技术ch2逻辑门电路PPT课件
3V
3V 2.3V
-12V
逻辑式：F=A+B
2020/10/30
逻辑符号：
A ≥1 F
B
河北工程大学 信电学9院
9
数字电子技术
2.3.2 三极管非门
+12 +3V 钳位二极管
V
R
A
1
R
2
D F
逻辑符号：
A1 F
2020/10/30
输入与输出电压关系表
uA uF
0V 3.7V 3V 0.3V
真值表
A
Rc 4 130 W
T4
T2
D
T成用和中T组极T用关321、 推于 带 间 和 成和 和于 速拉提负级，发提度D电电、式高载从射高阻阻T的开能极电RTR4c2b和2输关力同路的1、组R出速。时的集R成c4e级度输开电构2。。
+
–
T3
负载 vO 出两个相位相反的
Re2
– 信号，作为T3和T4
1K W
输出级的驱动信号；
开通时间ton：= td+ tr 关闭时间toff：= ts+ tf
河北工程大学 信电学7院
7
数字电子技术
2.3 基本逻辑门电路
2.3.1 二极管与门及或门
逻辑 变量
与+逻12辑V真值表逻辑 输入 输函出数
A A D1B
L L
00 0
B
0 D2 1 10
0 ( u0D=0.7V )
11 1
逻辑函数表达式
集电结反偏 集电结反偏 集电结正偏
UBE＜0， UBE＜0 UBE＞0， UBE＜0 UBE＞0， UBE＞0
iC = 0 uCE = VCC
数字电路与逻辑设计(第二版)章图文 (2)
第2章 组合逻辑电路
第2章 组合逻辑电路
2.1 集成门电路 2.2 组合逻辑电路的分析和设计 2.3 组合逻辑电路中的竞争-冒险
第2章 组合逻辑电路
2.1 集成门电路
2.1.1 TTL门电路 TTL门电路由双极型三极管构成,它的特点是速度
快、抗静电能力强、集成度低、功耗大,目前广泛应用 于中、小规模集成电路中。TTL门电路有74（商用） 和54（军用）两大系列,每个系列中又有若干子系列,例 如，74系列包含如下基本子系列：
4)传输延时tP 传输延时tP指输入变化引起输出变化所需的时间,它 是衡量逻辑电路工作速度的重要指标。传输延时越短, 工作速度越快,工作频率越高。tPHL指输出由高电平变 为低电平时,输入脉冲的指定参考点（一般为中点）到 输出脉冲的相应指定参考点的时间。tPLH指输出由低电 平变为高电平时,输入脉冲的指定参考点到输出脉冲的 相应指定参考点的时间。标准TTL系列门电路典型的 传输延时为11ns;高速TTL系列门电路典型的传输延时 为3.3ns。HCT系列CMOS门电路的传输延时为7ns;AC 系列CMOS门电路的传输延时为5ns;ALVC系列CMOS 门电路的传输延时为3ns。
第2章 组合逻辑电路
图2―2和图2―3分别给出了TTL电路和CMOS电 路的输入/输出逻辑电平。
当输入电平在UIL(max)和UIH(min)之间时,逻辑电路可 能把它当作0,也可能把它当作1，而当逻辑电路因所接 负载过多等原因不能正常工作时,高电平输出可能低于 UOH(min),低电平输出可能高于UOL(max)。
第2章 组合逻辑电路
74AC和74ACT:先进CMOS(Advanced CMOS)。 74AHC和74AHCT:先进高速CMOS(Advanced High speed
第2章 组合逻辑电路
2.1 集成门电路 2.2 组合逻辑电路的分析和设计 2.3 组合逻辑电路中的竞争-冒险
第2章 组合逻辑电路
2.1 集成门电路
2.1.1 TTL门电路 TTL门电路由双极型三极管构成,它的特点是速度
快、抗静电能力强、集成度低、功耗大,目前广泛应用 于中、小规模集成电路中。TTL门电路有74（商用） 和54（军用）两大系列,每个系列中又有若干子系列,例 如，74系列包含如下基本子系列：
4)传输延时tP 传输延时tP指输入变化引起输出变化所需的时间,它 是衡量逻辑电路工作速度的重要指标。传输延时越短, 工作速度越快,工作频率越高。tPHL指输出由高电平变 为低电平时,输入脉冲的指定参考点（一般为中点）到 输出脉冲的相应指定参考点的时间。tPLH指输出由低电 平变为高电平时,输入脉冲的指定参考点到输出脉冲的 相应指定参考点的时间。标准TTL系列门电路典型的 传输延时为11ns;高速TTL系列门电路典型的传输延时 为3.3ns。HCT系列CMOS门电路的传输延时为7ns;AC 系列CMOS门电路的传输延时为5ns;ALVC系列CMOS 门电路的传输延时为3ns。
第2章 组合逻辑电路
图2―2和图2―3分别给出了TTL电路和CMOS电 路的输入/输出逻辑电平。
当输入电平在UIL(max)和UIH(min)之间时,逻辑电路可 能把它当作0,也可能把它当作1，而当逻辑电路因所接 负载过多等原因不能正常工作时,高电平输出可能低于 UOH(min),低电平输出可能高于UOL(max)。
第2章 组合逻辑电路
74AC和74ACT:先进CMOS(Advanced CMOS)。 74AHC和74AHCT:先进高速CMOS(Advanced High speed
数字电路与逻辑设计第二章
（7）扇出系数 C ）扇出系数V 扇出系数表示与非门输出端最多能接同类与非门的个数，或称为负载能力。一般门电路的扇出系数为８ 扇出系数表示与非门输出端最多能接同类与非门的个数，或称为负载能力。一般门电路的扇出系数为８，而驱动 或称功率门）的扇出系数可达15～ 。 门（或称功率门）的扇出系数可达 ～25。 （8）平均传输延迟时间 ）
三态门总线结构 当EN1、EN2……ENn 轮流出现高电平时， 轮流出现高电平时，三 态门TS1、TS2……TSn 轮流将A1、B1，A2、 B2……An、Bn以与非 的形式送到总线BUS上 的形式送到总线 上
三态门双向传输 当EN = 0时，三态门TS1 时 工作， 禁止， 工作，TS2禁止，数据A 传送到B ；当EN =1时， 时 禁止， 三态门TS1禁止，TS2工 作，数据B传送到A
t pd
是一个反映门电路工作速度快慢的重要参数。信号经过任何门电路都会产生时间的延迟， 是一个反映门电路工作速度快慢的重要参数 。信号经过任何门电路都会产生时间的延迟 ，这是由 器件本身的物理特性所决定的。 器件本身的物理特性所决定的。
延时测量 电路 平均传输延迟时间
输入、 输入、输出 电压波形
t pd = (t phl + t plh ) / 2
按逻辑功能分类
第2章 组合逻辑电路 章
2.1 集成逻辑门
基本逻 辑运算 基本 逻辑 门 与、或、非 组成 复杂逻辑运算
与门、或门、 与门、或门、非门
构成
复合逻辑门、 复合逻辑门、复杂逻辑电路
双极型集成逻辑门（ 双极型集成逻辑门（TTL、ECL、I2L、HTL ） 、 、 、 集成逻辑门 单极型集成逻辑门（ 单极型集成逻辑门（NMOS、CMOS ） 、
数字逻辑电路与系统设计课件
计数器
用于计数和控制时序，常用于实现定时器和分频器。
移位器
用于二进制数据的移位操作，常用于数据格式化和数据传输。
顺序脉冲发生器
用于产生一定规律的顺序脉冲信号，常用于控制电路的工作流程。
04
数字系统设计
数字系统概述
数字系统的基本概念
数字系统是指使用离散的二进制数字信号进行信息处理的系统。它主要由逻辑 门电路、触发器、寄存器、加法器等基本元件组成，具有精度高、稳定性好、 易于大规模集成等优点。
实现逻辑功能
根据状态转换图，实现相应的 逻辑功能。
确定设计目标
明确设计时序逻辑电路的目的 和要求，如实现特定的功能、 达到一定的性能指标等。
设计状态转换图
根据设计要求，设计状态转换 图，确定状态和输出。
验证设计
通过仿真或实验验证设计的正 确性和可行性。
常用时序逻辑电路
寄存器
用于存储二进制数据，常用于数据传输和数据处理。
集成化和智能化技术的发展，为数字 系统的设计带来了新的机遇和挑战。
数字系统的智能化是当前的一个重要 趋势，它使得数字系统能够具有更强 的自适应性、智能性和灵活性。
THANKS FOR WATCHING
感谢您的观看
分析输入和输出信号的逻辑关系，确定电路的功 能。
真值表和逻辑表达式
通过列出所有输入组合和对应的输出值，得到真 值表，并根据真值表推导出逻辑表达式。
3
逻辑功能描述
根据逻辑表达式或真值表，描述组合逻辑电路的 逻辑功能。
组合逻辑电路的设计
明确设计要求：确定输入和 输出信号，以及电路要实现 的功能。
根据功能要求，逐一确定每 个输入组合对应的输出值。
自底向上的设计方法
用于计数和控制时序，常用于实现定时器和分频器。
移位器
用于二进制数据的移位操作，常用于数据格式化和数据传输。
顺序脉冲发生器
用于产生一定规律的顺序脉冲信号，常用于控制电路的工作流程。
04
数字系统设计
数字系统概述
数字系统的基本概念
数字系统是指使用离散的二进制数字信号进行信息处理的系统。它主要由逻辑 门电路、触发器、寄存器、加法器等基本元件组成，具有精度高、稳定性好、 易于大规模集成等优点。
实现逻辑功能
根据状态转换图，实现相应的 逻辑功能。
确定设计目标
明确设计时序逻辑电路的目的 和要求，如实现特定的功能、 达到一定的性能指标等。
设计状态转换图
根据设计要求，设计状态转换 图，确定状态和输出。
验证设计
通过仿真或实验验证设计的正 确性和可行性。
常用时序逻辑电路
寄存器
用于存储二进制数据，常用于数据传输和数据处理。
集成化和智能化技术的发展，为数字 系统的设计带来了新的机遇和挑战。
数字系统的智能化是当前的一个重要 趋势，它使得数字系统能够具有更强 的自适应性、智能性和灵活性。
THANKS FOR WATCHING
感谢您的观看
分析输入和输出信号的逻辑关系，确定电路的功 能。
真值表和逻辑表达式
通过列出所有输入组合和对应的输出值，得到真 值表，并根据真值表推导出逻辑表达式。
3
逻辑功能描述
根据逻辑表达式或真值表，描述组合逻辑电路的 逻辑功能。
组合逻辑电路的设计
明确设计要求：确定输入和 输出信号，以及电路要实现 的功能。
根据功能要求，逐一确定每 个输入组合对应的输出值。
自底向上的设计方法
电子技术精品课程-数字电路第2章 逻辑门电路 40页-41页PPT精品文档
常用门电路有与门、或门、非门（反相器）、与非门、 或非门、与或非门和异或门等。
逻辑0、1： 电路中用高、低电平来表示。
获得高、低电平的基本方法：利用半导体开关元件 的导通、截止（即开、关）两种工作状态。
二极管符号：
正极
＋ uD －
负极
30.11.2019
回首页
2
iD ( mA)
IF
U BR
u D ( V)
2.4V
保证输出为低电平的最小输入高电平
(4)输入低电平值VIL VIL(max)=VOFF =0.8V
0.4V 0 VOFF VON
保证输出为高电平的最大输入低电平
0.3V v I
(5)噪声容限 VNH= VOH(min) – VON VNL= VOFF– VOL(max)
30.11.2019
回首页
30.11.2019
第2章 逻辑门电路
真值表
AB Y
00
1
01
1
10
1
11
0
逻辑表达式
YAB
回首页
15
VCC 3A 3B 3Y 4A 4B 4Y
14 13 12 11 10 9 8 74LS00
1234567
第2章 逻辑门电路
VCC 2A 2B NC 2C 2D 2Y
14 13 12 11 10 9 8 74LS20
放
Q
大
60μ A 40μ A 20μ A
区
Q1 iB=0
0 0.5 uBE(V)
0 UCES
VCC uCE(V)
工作原理电路
输入特性曲线
输出特性曲线截止区
截止状态
＋
Rb b
逻辑0、1： 电路中用高、低电平来表示。
获得高、低电平的基本方法：利用半导体开关元件 的导通、截止（即开、关）两种工作状态。
二极管符号：
正极
＋ uD －
负极
30.11.2019
回首页
2
iD ( mA)
IF
U BR
u D ( V)
2.4V
保证输出为低电平的最小输入高电平
(4)输入低电平值VIL VIL(max)=VOFF =0.8V
0.4V 0 VOFF VON
保证输出为高电平的最大输入低电平
0.3V v I
(5)噪声容限 VNH= VOH(min) – VON VNL= VOFF– VOL(max)
30.11.2019
回首页
30.11.2019
第2章 逻辑门电路
真值表
AB Y
00
1
01
1
10
1
11
0
逻辑表达式
YAB
回首页
15
VCC 3A 3B 3Y 4A 4B 4Y
14 13 12 11 10 9 8 74LS00
1234567
第2章 逻辑门电路
VCC 2A 2B NC 2C 2D 2Y
14 13 12 11 10 9 8 74LS20
放
Q
大
60μ A 40μ A 20μ A
区
Q1 iB=0
0 0.5 uBE(V)
0 UCES
VCC uCE(V)
工作原理电路
输入特性曲线
输出特性曲线截止区
截止状态
＋
Rb b
数字电路与系统第二章-3.ppt
三、卡诺图化简法 ：
1.逻辑函数的卡诺图表示 (1) 卡诺图的构成 ① 格图形式的真值表
AB F 00 0 01 1 10 0 11 1
B0 1 A
001
101
2021/1/17
第二章 逻辑代数基础
4
② 最小项（或最大项）的方块图
注意：
BC
A
00 01 11 10
0 m0 m1 m3 m2
1 m4 m5 m7 m6
用卡诺图表示。 CD
解：
AB 00 01 11 10
00 0
01
11 0
0
10
图 2.6.6
2021/1/17
第二章 逻辑代数基础
11
2.卡诺图的运算 (1) 相加
BC
A
00 01 11 10
0 0 1 00
1 0 1 00
BC A 00 01 11 10 ＋0 0 1 1 0
1 0 0 00
BC
A
00 01 11 10
﹦ 0 0 1 10
1 0 1 00
2021/1/17
第二章 逻辑代数基础
12
(2) 相乘
BC A 00 01 11 10
0 0 1 00 1 0 1 00
BC A 00 01 11 10 ×0 0 1 1 0
1 0 0 00
BC A 00 01 11 10 ﹦ 0 0 1 00
Ⅰ 最小（大）项的序号为该小格对应的取值组合
组成的二进制数的十进制值
Ⅱ 图上几何相邻和对称相邻的小方格所代表的最
小（大）项逻辑相邻。
2021/1/17
第二章 逻辑代数基础
5
③ 卡诺图中0和1的含义 Ⅰ 从真值表的观点：函数取值0或1； Ⅱ 从最小（或大）项方块图观点：在函数的标
数字电路与逻辑设计课件
逻辑符号:
特性表:
特性方程:
状态图:
四.上升沿触发的D触发器 逻辑符号:
特性表:
特性方程: 状态图:
工作波形:
五.T触发器
又可称为可控计数触发器. 逻辑符号:
T=1时: T=0时:
特性方程: 状态图:
六.触发器逻辑功能的转换
四种触发器的特性方程: RS: JK: D: T:
驱动表:
例:D
二.钟控RS触发器
逻辑符号: 逻辑图:
特性表:
特性方程:
Hale Waihona Puke 状态图:三.JK边沿触发器
为了提高触发器的可靠性,增强抗干扰能力,希 望在每个CP周期里输出端的状态只能改变一次,触发器的次态 仅仅取决于CP信号下降沿(或上升沿)到达时刻输入信号的状 态.而在此之前和之后输入状态的变化对触发器的次态没有影 响.为实现这一设想,人们相继研制成了各种边沿触发器电路.
JK
已有D,要实现JK的输入输出功能,D=? 方法1.驱动表法:
画出逻辑电路:
方法2.利用特性方程:
已知D触发器: JK触发器:
例:设图中触发器初始状态皆为0,试画出在CP信号
作用下,触发器Q端的波形.
�
触发器
能够存1位二值信号的基本单元电路 统称为触发器. 触发器的基本特点: 触发器的基本特点:
第一,具有两个能自行保持的稳定状态,用来表 示逻辑状态的0和1,或二进制数的0和1. 第二,根据不同的输入信号可以置成1或0状态.
根据触发器的逻辑功能划分 :RS触
发器,JK触发器, D触发器 , T触发器.
一.基本RS触发器
逻辑图: 逻辑符号:
特性表:
缺点:在实际运用中,常常需要触发器的输入仅作为触发器发生状态变 化的转移条件,不希望触发器状态随输入信号的变化而立即相应变化, 而是要求在钟控脉冲信号(cp)的作用下,触发状态发生相应变化. 为此,在基本触发器的基础上加上触发器引导电路,构成时钟控制的 触发器.