“数字电子技术与接口技术实验教程”勘误
数字电子技术与接口技术试验教程(宁改娣)1-4章 (2)
2.1 计算机辅助设计软件工具介绍 2.2 FPGA设计流程 2.3 ISE软件使用与FPGA设计实例 2.4* 嵌入式系统开发 2.5 硬件描述语言
1
第2章 软件平台介绍 计算机辅助设计软件工具和硬件描述语言是现代数字电子
电路设计所必需的两个部分。由于篇幅所限，本章对这两部分 只做简要介绍。
11
第2章 软件平台介绍 表2-1 ISE Design Suite不同版本比较
System Requirements
ISE WebPACK
ISE Simulator (ISim)
PlanAhead Design and Analysis Tool
ChipScope Pro
ChipScope Pro Serial I/O Toolkit
Embedded Development Kit
Software Development Kit
System Generator for DSP
Logic Edition
Embedded Edition
DSP System Edition Edition
12
第2章 软件平台介绍 Xilinx ISE Design Suite是面向Virtex-6和Spartan-6
3
第2章 软件平台介绍 2.1.1 CAD流程简介 任何一个数字产品的工程设计过程一般包括：技术指标说 明，行为级描述，结构级描述，物理电路设计，测试和认证等。 从抽象的行为描述到更详细的结构描述需要一个设计过程，即 使是一个简单的报警信号灯，也需要考虑采取哪一种电路形式， 比如，是基于微处理器电路、基于离散元器件电路还是基于可 编程器件电路。到底采用哪一种电路形式取决于很多因素，比 如，设计者的技能、成本、功耗等。
数字电子技术与接口技术试验教程(宁改娣)1-4章 (4)
2
第4章 基于HDL的组合逻辑电路实验 现代数字电路实验的很多内容都无需在实验室完成，借助
各种仿真器，完全可以在自己的计算机上进行电路设计和验证。 Digilent的Basys2是一个非常适合大学生的实验系统，一旦拥 有，就如同拥有了一个自己的“口袋实验室”。
本章所有例程均使用FPGA开发板Nexys3或Basys2上的8个 SW和4个BTN按键开关作为输入，8个LED和4个七段数码管作为 输出。Digilent网站都有不同开发板的约束文件可下载，读者 完全可以根据第1章对开发板的介绍和不同实验的需要编写约 束文件(即FPGA的引脚分配)。
文本方式的硬件描述语言两种。借助EDA工具使用原理图设计 电路的优点是，设计者能通过数字电路课程中学到的电路知识 迅速入门，可设计多层次的直观的数字系统，再不必学习诸如 编程技术、硬件描述语言等新知识。但采用原理图方法就无法 设计非常复杂的数字系统。文本方式是用语言多层次地描述系 统硬件，容易修改，不依赖特定硬件环境，可移植性好，通用 性好，方便设计复杂数字系统。本书实例中，VHDL和Verilog HDL两种硬件描述语言都可能用到。
3
第4章 基于HDL的组合逻辑电路实验 4.1 逻 辑 门 实 验
逻辑门是数字电路最基本的单元，掌握用HDL实现其逻辑 功能是必要的。
数字电路教材勘误表
《数字电路》 勘误表第一章2．第16页图1.16（a ）改为A B FC D3．第16页图1.17（a ）和图1.18（a ）门电路符号分别改为=1A BFA BF=4．第17页表1.11第1行、第5列AB 改为B A 。
5．第18页例1.11解答中）（）（C B A B C A B A Y ++⋅+⋅+=改为）（）（C B A B C A B A Y ++⋅+⋅+= 6．第22页图1.21输出变量F 改为Z 。
7．第23页第4行、到数11、12行中“∑-=121n i im”改为“∑-=120n i im”8．第24页中间“)()(35B A B M M +++++=+”改为 “)()(35C AC B A M M +++++=+=1”9．第28页图1.26左边卡诺图右上角方格中B A 改为B A10．第29页表11．第29页图1.30卡诺图左上角符号F 改为L 。
12．第30页图1.31卡诺图改为100011110ABCD00011110010*********1L13．第37页第3题“A C D B B A A C C B B A ++=++”改为“A C C B B A A C C B B A ++=++” 14．第38页17题“A D D C C B B A D C B A ABCD +++=+”改为 “A D D C C B B A D C B A ABCD +++=+”第二章15．第49页倒数第7行，“V OH =V DD +I OH ×r DSP =5V -4.5mA ×100Ω=0.45V ”改为“V OH =V DD +I OH ×r DSP =5V -4.5mA ×100Ω=4.55V ”16．第53页图2.21（a ）中“V DD 1=5V ”改为“V DD =5V ”。
17．第57页式2.8“）（1TDD -=V v S ei i ”改为“）（1TDD -=V v S eI i ” 18．第59页，图2.31和图2.32中逻辑门中的小圆圈去掉。
数字电子技术与接口技术试验教程(宁改娣)5-8章 (1)
第5章 基于HDL的时序逻辑电路实验 assign #5 f1 = ~ (f4 & f2 & ~set); //#5表
示与门加5个单位时间的传输延时 assign #5 f2 = ~(f1 & f5 & ~clr); assign #5 f3 = ~(f6 & f4 & ~set); assign #5 f4 = ~(f3 & clk & ~clr); assign #5 f5 = ~(f4 & clk & f6 & ~set); assign #5 f6 = ~(f5 & D & ~clr); assign q = f1; assign notq = f2;
21
第5章 基于HDL的时序逻辑电路实验 cntval
<="00000000000000000000000000"; else cntval <= cntval + 1; end if;
end if; end process; clkout <= cntval(25); end Behavioral;
第5章 基于HDL的时序逻辑电路实验 第5章 基于HDL的时序逻辑电路实验 5.1 边沿D触发器实验 5.2 计数器实验 5.3 寄存器和移位寄存器实验 5.4 串行序列检测器设计
1
第5章 基于HDL的时序逻辑电路实验 数字电路分为组合逻辑电路和时序逻辑电路。组合逻辑电
路任何时刻输出信号的逻辑状态仅取决于该时刻输入信号的逻 辑状态，电路中不包含记忆性电路或器件。时序逻辑电路的输 出状态不仅与该时刻的输入有关，而且还与电路历史状态有关。 时序逻辑电路的基本单元是触发器，具有记忆输入信息的功能。
数字电子技术实验中的故障分析
数字电子技术实验中的故障分析作者：周俊刘明来源：《商情》2013年第50期【摘要】在高校实验教学中数字电子技术的实验处于重要位置，而在数字电子技术实验中难免会发生故障，也就是不能完成所组成电路应该完成的逻辑功能都被称为故障。
通过对数字电子技术实验中的故障进行分析后，除了可以提升学生的创新能力外，还可以提升学生在数字电子技术方面的实践能力。
本文主要对数字电子技术实验中的故障问题进行分析，在此基础上阐述了解决故障的步骤，有利于数字电子技术实验中教学模式的完善。
【关键词】数字电子技术，实验，故障引言：在数字电子技术实验中，学生可以通过实验中的电路设计与组装的过程中，进行调试电路等方式来排除故障。
进而通过实验教学对学生的动手能力与实践能力进行培养。
本文主要是通过近几年在数字电子技术实验中所发生的故障进行分析，并提出了关于解决故障的几点建议，对于在未来阶段的数字电子技术实验的教学具有一定的借鉴意义。
一、数字电子技术实验中的常见故障在数字电子技术实验中难免出现故障，除了实验设备自身存在问题等客观因素外，大多数情况下都是人为因素所导致的，特别是学生由于缺少实验经验导致在实验的过程中常常发生故障，故障发生的原因有以下几个方面。
（一）接线错误。
集成芯片与导线是数字电子技术实验中的基本工具，也就意味着接线错误而导致的故障是比较常见的方式。
现阶段学校数字电子技术实验中的接线错误主要包含着线路接触不良、导致内部断裂、导线在连接过程中的错线以及漏线等现象，这些因素导致了实验中的信号流向出现混乱的状态，进而导致实验失败。
那么为了解决在接线错误方面的故障，需要从以下几个方面入手。
首先需要检查导线是否正常，最直接的方式就是在实验之前将所用到的导线全部串联到一起，然后用万能表采用“折半检查法”的方式对导线的好坏进行判定。
其次需要对实验中的芯片进行检测，对引脚标志和IC插座的一致性进行判定，然后对芯片与引脚之间的插座是否紧密连接。
关于RS触发器的勘误
关于RS触发器的勘误
钱艺
【期刊名称】《泰山乡镇企业职工大学学报》
【年(卷),期】2001(0)1
【摘要】一、高等教育出版社九0年版的中专工科电工类专业的《电子技术基础》教材中,第385页提到了RS触发器时序图的画法,其中对同步RS触发器的有关叙
述我认为有错误。
【总页数】2页(P47-48)
【关键词】RS触发器;逻辑图;上升沿;教材中;逻辑符号;低电平有效;复位端;新状态;
电子技术基础;时序图
【作者】钱艺
【作者单位】
【正文语种】中文
【中图分类】TN783
【相关文献】
1.触发器（一）—RS触发器与D触发器 [J], 宋东生
2.集成RS,JK,D触发器到T触发器的转换 [J], 金秀慧
3.RS触发器和JK触发器简介 [J], 赵陆
4.浅谈自制教具在数字电子技术教学中的运用—以RS触发器学习板为例 [J], 徐伟;杨邦军
5.基于信息化教学大赛的信息化课堂教学设计
——以"用RS触发器实现三相电机正反转控制逻辑"为例 [J], 黄陆芳
因版权原因，仅展示原文概要，查看原文内容请购买。
第一次印刷勘误情况
《数字电子技术基础》（2009年6月第1次印刷）勘误情况第一章P6 例1.1解得的结果由“（13.665）10”改为“（13.875）10”。
P8 表1.3中余3码的一列有误，由上而下应为0011、0100、0101、0110、0111、1000、1001、1010、1011、1100。
P13 第6行“与”改为“或”。
倒数第5行中“CD AB A +=”改为“CD AB L +=”。
P14 图1.7(d)、(e)两图中表示非的“。
”去掉。
P23 最后一句“首先找出只有一个合并方向的最小项，他们是2m 和8m ”去掉。
P25 图1.18(b)中两个1的圈应改为两个1和最后一列两个φ的大圈，即两个方格的圈改为四个方格的圈。
P38 自测题1.1第5小题式子中“=F ”去掉，第5小题式子后的“+”去掉。
P39 图P1.2(b)最前面的两个与非门改为非门，即改为P39 习题1.3中“B A B A +=”改为“+=”。
第二章P42 图2.4中上图应将高低电平互换，即改为P51 第10行中的式子V 6.3IL I ==U u 改为I IH 3.6 V u U ==。
P63 图2.39(b)左图中EN 改为EN ，右图EN 方框处加“。
”，即。
P75第10行中“G S (th)N I 0U u <<”改为“0＜I u ＜DD GS(th)N V U -”。
第三章P86 下面各式子中误将大非号印成小非号，应改为 121312311111P AB P P BP S P P AP BP AAB BAB C PP P ========P88 图3.6中与非门改为与门，即改为P90倒数第7行中式子S S I I I I I I I I Y EX ⋅=76543210少一个非号，应改为。
P92 第5行中05=I 改为05=I ，第8行中012=I 改为012=I ；第4段最后一句“低位片的S 作为总的使能输入端，高位片的S Y 作为总的使能输出端”中的“低”、“高”二字互换。
数字书的勘误表2010,8,16..
00《数字电子技术基础教程》勘误表《数字电子技术基础教程》书中出现多处错误，在此对使用该教材的各位教师与读者表示歉意。
如下给出错误内容所在页号与正确内容。
第1章：第5页 -5+（-9）= 9前缺负号第1章：第7页 表1-5 格雷码中的二进制数有错，后6个数应该改为1001、1010，1011、1100、1101、1110、1111。
第2章：第16页 图2-19 异或门的输入A 、B 与输出Y 的波形图中，元件符号错，框内应该为=1。
第2章：第16页 图2-20 同或门符号错，应该为：=.....第2章：第23页 上向下数第12行，应该掉表达式Y 的第三项。
第2章：第23页 倒数第6行 应为0M m =第2章：第24页 [例17]中：冗余：CC=1应该改为：冗余： CC=C第2章：第29页 图2-57 例2-27的已画圈图可改为：圈②：与项为D A第2章：第30页 图2-60 例2-29中函数式的卡诺图改为：BC BD A D C B A Y ++=),,,（或是改为：BC BD A D C B A Y ++=),,,（第3章：第52页 图3-23 三态门结构与符号错，应该为： 1VccOUTENABCD1≥G 1G 2Q 1Q 2...AOUTEN.第3章：第53页 最后一行应为R 不是R1AB CD 0001111000011110..111111111①②②③④..AB CD0001111000011110..111xxx x x x ..11③②①AB CD 0001111000011110..111xx x x xx..11③②①....第3章：第54页 图3-30 输出低态的线与逻辑中，开漏符号应该在符号框内。
第3章：第55页 图3-31 输出高态的线与逻辑中，开漏符号应该在符号框内。
最大电阻Rmax 公式应该为：I R （leak ）=（4×I OHmax ）+（2×I IHmax ）=（4×5μA ）+（2×20μA ）=60μA第3章：第68页 第三行应为:输出级第3章：第83页 [题3-27]中：10个TTL 负载，应该为10个标准TTL 负载第4章：第85页下： Y 的函数式与最小项形式中去掉m0项。
数字电子技术基础勘误汇总
数字电子技术基础勘误汇总第一章I第1行中“T导通”将“T导通”改成“T截止”。
上下交换“I A<B”和“I A>B”文字的位置同上，上下交换“I A<B”和“I A>B”文字的位置（两个逻辑符号的都交换）交换“E1”和“E3”文字的位置表4-9中T=0的第2行，Q=1，Q*=0;如下：将前2行的R D’和S D’信号互换。
如下所示：D D图4-23中将K图表头上的“SR”改成“RS”，即交换一下顺序，其它不变。
图4-44中的最后一个小图，如下所示第五章）修改说明：在对应计数值4的的两个位置，在RD ’信号上画“窄的负脉冲”上的负脉冲向后延迟，即应先出现“状态5”，才能出现RD ’的负脉冲信号。
驱动方程22102111022000210FF : =, = FF : , () FF : (), 1J Q Q K Q J Q K Q Q J Q Q K ⎧⎪'''==⎨⎪'==⎩图5-51 CLK线上加上一个黑点，如下所示2、设计实例，第2段中“327687”修改为“32768”，即去掉最后一位的图5-56（a）修改说明：图5-56（a）中，在最下两图数字“1”，如同最上面两图的RD’端一样。
如图所示：的勘误如下（见红色部分，共12处）：解：该电路为具有输入变量（A）的莫尔型同步时序逻辑电路，其中使用了两个下降沿触发的边沿JK触发器（编号为FF2、FF1），触发器的状态组合Q2Q1代表了时序电路的工作状态。
另外，整个电路有一个输出信号Y。
（1）首先根据电路连接情况列出各种方程（同步电路不必列时钟方程）。
①触发器驱动方程。
1112221FF : 1FF : J K J K A Q ==⎧⎨==⊕⎩ ② 触发器次态方程。
将上述驱动方程分别代入到JK 触发器的通用特性方程（*Q JQ K Q ''=+）中，整理后得到次态方程，即电路的状态方程。
哈工大数字电路勘误20120210
《数字电子技术基础》勘误表1．P1第8行将“常用的硬件描述语言有哪些？其各具有什么特点？”改为“各具有什么特点？”2．P2图1.2.1中的器件改为3．P2倒数第6行“（Application-Specific Integrated Circuit，ASIC）”改为“（Application Specific Integrated Circuit，ASIC）”4．P9第15行“它的权展开式为”改为“它的位权展开式为”5．P10第7行“八进制数的权展开式为”改为“八进制数可以展开为”6．P45“16．下列说法不正确的是________。
A．全部最小项之和恒等于1B．最小项的反是最大项C．最小项的对偶式是最大项D．任意两个最小项mi和mj(i≠j)的乘积恒等于0”改为“16．下列说法不正确的是________。
A ．全部最小项之和恒等于1B ．最小项的反是最大项C ．最小项的对偶式是最大项D ．任意两个最小项mi 和mj(i≠j)的乘积恒等于1”7．P49倒数第1行 “二极管VD 导通，相当于开关合上，输出低电平，u o =U OL =1V ”改为“二极管VD 导通，相当于开关合上，输出低电平，设VD 的导通电压， 0.7D U V ，则u o =U OL =1V ”8． P55第5行“当0.6V<u I <1.3V 时，由于输入的提高，输入电流有一部分开始流入VT 2的基极，使VT 2进入放大状态，”改为“当0.6V<u I <1.3V 时，VT 2开始导通，进入放大状态”9．P58倒数第6行“u O =U OLMAX ”改为“U OLMAX =0.4V 时” 9．P59第5行“u O =U OHMIN ”改为“U OHMIN =2.0V 时” 10. P59图4.3.10(b)改为 11. P61图4.3.14（b ）中0.3V 改为2.4V ：12. P68倒数第2行“当C =0和C =1时，试分别说明在下列情况下，万用表的读数？”改为“当C =0和C =1时，万用表的读数？”13. P69第2行“万用表的读数为1V-0.7V=0.3V ” 改为“万用表的读数为1V-0.7V=0.3V ，u o =3.6V ”mA/OH u 51014. P69第4行“万用表的读数为2.1V-0.7V=1.4V ，如图4.3.25(b)所示” 改为“万用表的读数为2.1V-0.7V=1.4V ，u o =0.3V ，如图4.3.25(b)所示”15. P74图4.4.6(a)中少画了一个节点：15. P79倒数第4行“TTL 门电路输入端悬空相当于高电平，CMOS 门电路不允许输入端悬空，因输入电阻大，栅极电容上的感应电荷不易泄放，会造成输出状态不定。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
P36图1-22 Basys2简单外设电路中AN0（F12）、…、AN3(K14)和开发板编号对应不上的问题。
经查证附录B中的原理图P261页AN0（F12）、…、AN3(K14)与P36图1-22、以及表1-4都是一样的。
问题出在开发板上的丝网印错了，开发板标为AN0(K14)、…、AN3（F12），AN0～AN3后面括号中的对应引脚印错了。
AN0～AN3的位置是对的，其对应的引脚应该是：AN0（F12）、…、AN3(K14)，应该以原理图为准。
因此在P36页的图1-22和表1-4中间的文字后加：
注意：Basys2板上AN0～AN3对应的引脚印错了，正确的应该是：AN0（F12）、AN1(J12)、AN2（M13）、AN3(K14)
P82页倒数第2行：
t pd=(t PHL+t PLH)
P83页，因为470Ω和2K电阻电路中没有用到，所以倒数第4行改为：
200Ω各一只。
P86页在第16行的“证明其功能。
”后加：
为测试三态门的功能，可用两个2K电阻串联，一端接+5V，一端接地，形成分压电路，测量并记录分压电压。
然后将三态门的输出Y接到分压点上，改变控制端G和输入端A的逻辑状态，测量并记录输出Y的电压，分析其逻辑功能。
P87页3.3.4 实验报告要求（3）改为：
（3）回答问题：由实验内容的最后一步，说明为什么不允许两个以上的使能端同时处于使能状态？
P115页倒数11行改为：
数码管静态显示的Verilog程序如下：
P117页第13行改为：
数码管动态显示的Verilog程序如下：
P251页第24行、25行、26行改为：
always #20 D=~D;
always #300 clr=~clr;
always #400 set=~set;
P254页图6下面的文字改为：
配置到FPGA的信息在断电后将丢失。
若第一次下载后板子没有任何反应或反应不正确，可在*.v文件的某处回车或点一下空格键，重新编译生成*.bit文件，即可下载成功。