基于FPGA的CIC抽取滤波器设计与实现

１ ３ ８
雷能芳 ： 基于 Ｆ Ｐ ＧＡ 的 Ｃ Ｉ Ｃ 抽取滤波器设计与实现 ３． ３ 系统硬件实时测试
第４ ０卷
只进行工程软件 仿 真 远 远 不 够 ， 还必须进行硬件实时 测试 。 测试电路如图 ５ 所示 。 首先将正 弦 信 号 的 采 样 值 以 相位累加器 Ａ 数据表的形式存 储 在 Ｒ ＯＭ 中 ， ｄ ｄ ｅ ｒ以 频 率 控制字 ｆ 为步 进 进 行 相 位 累 加 ， 累加结果作为 Ｒ ＯＭ 存 储
［ ２］ ／ 可以由 Ｆ Ｐ ＧＡ Ｃ Ｐ Ｌ Ｄ 开发工具 Ｑ ｕ ａ ｒ ｔ ｕ ｓ Ⅱ来完成 。采用 比直接采用 该方法进行数字信 号 处 理 系 统 的 Ｆ Ｐ ＧＡ 设 计 ，
图 ５ 测试电路
在Ｑ 对测试电路进行编译 ， 下载到 ｃ ｕ ａ ｒ ｔ ｕ ｓ Ⅱ 环境中 ， － ｙ 就可以对硬件进行测 ｃ ｌ ｏ ｎ ｅ系列 Ｅ Ｐ １ Ｃ １ ２ Ｑ ２ ４ ０ Ｃ ８ 器 件 后， ／ 经Ｄ 试 。 调制器 的 输 出 信 号 为 数 字 信 号 ， Ａ 转换后可以通 过示波器进行测试 ， 也可以直接采用 Ｑ ｕ ａ ｒ ｔ ｕ ｓ Ⅱ 软件中的 嵌
Ｄ ｅ ｓ ｉ ｎ ａ ｎ ｄ Ｉ ｍ ｌ ｅ ｍ ｅ ｎ ｔ ａ ｔ ｉ ｏ ｎ ｏ ｆ Ｃ Ｉ Ｃ Ｄ ｅ ｃ ｉ ｍ ａ ｔ ｉ ｏ ｎ Ｆ ｉ ｌ ｔ ｅ ｒ Ｂ ａ ｓ ｅ ｄ ｏ ｎ Ｆ Ｐ Ｇ Ａ ｇ ｐ
Ｌ Ｅ Ｉ Ｎ ｅ ｎ ｆ ａ ｎ ｇ ｇ （ ，Ｗ ，Ｗ ） Ｓ ｃ ｈ ｏ ｏ ｌ ｏ ｆ Ｐ ｈ ｓ ｉ ｃ ｓ ａ ｎ ｄ Ｅ ｌ ｅ ｃ ｔ ｒ ｉ ｃ ａ ｌ Ｅ ｎ ｉ ｎ ｅ ｅ ｒ ｉ ｎ ｅ ｉ ｎ ａ ｎ Ｔ ｅ ａ ｃ ｈ ｅ ｒ ｓ Ｕ ｎ ｉ ｖ ｅ ｒ ｓ ｉ ｔ ｅ ｉ ｎ ａ ｎ １ ４ ０ ０ ０ ７ ｙ ｇ ｇ ｙ （ ， Ａ ｂ ｓ ｔ ｒ ａ ｃ ｔ ｉ ｅ ｌ ｄ Ｐ ｒ ｏ ｒ ａ ｍｍ ａ ｂ ｌ ｅ Ｇ ａ ｔ ｅ Ａ ｒ ｒ ａ Ｆ Ｐ ＧＡ） ｄ ｅ ｖ ｉ ｃ ｅ ｓ ｉ ｓ ｗ ｉ ｄ ｅ ｌ ｕ ｓ ｅ ｄ ｉ ｎ ｔ ｈ ｅ ｆ ｉ ｅ ｌ ｄ ｏ ｆ ｄ ｉ ｉ ｔ ａ ｌ ｓ ｉ ｎ ａ ｌ ｂ ｕ ｔ ｉ ｔ ｉ ｓ ｃ ｏ ｍ ｌ ｉ ｃ ａ ｔ ｅ ｄ ｔ ｏ ｒ ｏ ｃ ｅ ｓ ｓ ｉ ｎ Ｆ ｇ ｙ ｙ ｇ ｇ ｐ ｐ ｇ ， ｄ ｅ ｓ ｉ ｎ ｕ ｓ ｉ ｎ ＶＨＤ Ｌ ｏ ｒ Ｖ ｅ ｒ ｉ ｌ ｏ ＨＤ Ｌ． Ｆ ｏ ｒ ｔ ｈ ｅ ｍ ｕ ｌ ｔ ｉ ｒ ａ ｔ ｅ ｓ ｉ ｎ ａ ｌ ｔ ｅ ｃ ｈ ｎ ｏ ｌ ｏ ｉ ｎ ｓ ｏ ｆ ｔ ｗ ａ ｒ ｅ ｒ ａ ｄ ｉ ｏ ｔ ｈ ｉ ｓ ａ ｓ ｃ ｈ ｅ ｍ ｅ ｆ ｏ ｒ ｉ ｍ－ ｒ ｏ ｃ ｅ ｓ ｓ ｉ ｎ ａ ｅ ｒ ｏ ｒ ｏ ｓ ｅ ｄ － ｇ ｇ ｇ ｇ ｇ ｙ ｐ ｇ ｐ ｐ ｐ ｐ ｌ ｅ ｍ ｅ ｎ ｔ ａ ｔ ｉ ｏ ｎ ｏ ｆ Ｃ ａ ｓ ｃ ａ ｄ ｅ Ｉ ｎ ｔ ｅ ｒ ａ ｔ ｏ ｒ Ｃ ｏ ｍ ｂ ｄ ｅ ｃ ｉ ｍ ａ ｔ ｉ ｏ ｎ ｆ ｉ ｌ ｔ ｅ ｒ ｂ ａ ｓ ｅ ｄ ｏ ｎ Ｆ Ｐ ＧＡ ａ ｎ ｄ Ｄ Ｓ Ｐ Ｂ ｕ ｉ ｌ ｄ ｅ ｒ ． Ｔ ｈ ｅ ｃ ｏ ｒ ｒ ｅ ｃ ｔ ｎ ｅ ｓ ｓ ａ ｎ ｄ ｆ ｅ ａ ｓ ｉ ｂ ｉ ｌ ｉ ｔ ｏ ｆ ｔ ｈ ｅ ｄ ｅ ｓ ｉ ｎ ｉ ｓ ｐ ｇ ｙ ｇ ｂ ｓ ｏ ｆ ｔ ｗ ａ ｒ ｅ ｓ ｉ ｍ ｕ ｌ ａ ｔ ｉ ｏ ｎ ａ ｎ ｄ ｈ ａ ｒ ｄ ｗ ａ ｒ ｅ ｔ ｅ ｓ ｔ ． ｖ ｅ ｒ ｉ ｆ ｉ ｅ ｄ ｙ ， ， Ｋ ｅ Ｗｏ ｒ ｄ ｓ Ｉ Ｃ ｆ ｉ ｌ ｔ ｅ ｒ ｄ ｅ ｃ ｉ ｍ ａ ｔ ｉ ｏ ｎ Ｆ Ｐ ＧＡ， Ｄ Ｓ Ｐ Ｂ ｕ ｉ ｌ ｄ ｅ ｒ Ｃ ｙ Ｃ ｌ ａ ｓ ｓ Ｎ ｕ ｍ ｂ ｅ ｒ ７ １ ３ ＴＮ
和梳状部分 。 其中 ， 称 为 抽 取 因 子 。Ｄ Ｍ 为大于 １ 的 整 数 ， 是设计 参 数 ， 称 为 微 分 延 迟。 若 滤 波 器 的 输 入 序 列 为 ｘ （ ， ， 输出序列为 ｙ（ 则 ｙ（ 是把 ｘ（ 每隔 Ｍ －１ 个取一 ｎ） ｎ） ｎ） ｎ）
修回日期 ： ２ ０ １ １年７月８日， ２ ０ １ １年８月２ １日 ＊ 收稿日期 ： ） 作者简介 ： 陕西省军民融合研究基金项目 （ 编号 ： 资助 。 １ １ Ｊ ＭＲ ０ ７ 作者简介 ： 雷能芳 ， 女， 讲师 ， 研究方向 ： 信号与信息处理 。
（ ） ４
Ｃ Ｉ Ｃ 抽取滤波器的幅频特性如图 ２ 所示 。 ／ 其中 ［ 为其 主 瓣， 其 它 的 区 间 为 旁 瓣。由 图 ０． ２ ＤＭ ］ π 可见 ， 随着频率的增 大 ， 旁 瓣 电 平 不 断 减 小， 但旁瓣电平相 对主瓣电平较大 ， 阻带衰减较差 。 为降低 旁 瓣 电 平 ， 可以采 用多级 Ｃ Ｉ Ｃ 滤波器级联的办法来实现 。
总第 ２ ６ ７期 ２ ０ １ ２ 年第 １ 期
计算机与数字工程 Ｃ ｏ ｍ ｕ ｔ ｅ ｒ ＆Ｄ ｉ ｉ ｔ ａ ｌ Ｅ ｎ ｉ ｎ ｅ ｅ ｒ ｉ ｎ ｐ ｇ ｇ ｇ
Ｖ ｏ ｌ ． ４ ０Ｎ ｏ ． １ １ ３ ７
基于 Ｆ Ｐ Ｇ Ａ的Ｃ Ｉ Ｃ 抽取滤波器设计与实现
雷能芳
（ ） 渭南师范学院物理与电气工程学院 渭南 ７ １ ４ ０ ０ ０
４］ 。该数 器的地址 ， 取出 相 应 的 采 样 数 据 以 得 到 正 弦 信 号 ［
图 ２ Ｃ Ｉ Ｃ 抽取滤波器的幅频特性
字正弦信号作为 ３ 级 Ｃ Ｉ Ｃ 抽取滤波器的输入信号 。
３ 基于 Ｄ Ｓ Ｐ Ｂ ｕ ｉ ｌ ｄ ｅ ｒ的 ３ 级 Ｃ Ｉ Ｃ 抽取滤波 器设计
Ｓ Ｐ Ｂ ｕ ｉ ｌ ｄ ｅ ｒ是 Ａ ｌ ｔ ｅ ｒ ａ公司 推 出 的 一 个 面 向 Ｄ Ｓ Ｐ开发 Ｄ 的系统 级 工 具 ， 以 Ｍ 使 ａ ｔ ｌ ａ ｂ的一个 Ｓ ｉ ｍ ｕ ｌ ｉ ｎ ｋ工 具 箱 出 现， 得数字信号处理系统的 Ｆ Ｐ ＧＡ 设计完全可以 通 过 Ｓ ｉ ｍ ｕ ｌ ｉ ｎ ｋ 的 图形化界面进行 。 同时 Ｄ Ｓ Ｐ Ｂ ｕ ｉ ｌ ｄ ｅ ｒ提供了 Ｑ ｕ ａ ｒ ｔ ｕ ｓ Ⅱ软 ／ 件和 ＭＡ 即Ｓ Ｔ Ｌ Ａ Ｂ Ｓ ｉ ｍ ｕ ｌ ｉ ｎ ｋ工 具 之 间 的 接 口， ｉ ｎ ａ ｌ Ｃ ｏ ｍ－ ｇ ｉ ｌ ｅ ｒ模块 。 通过该 模 块 可 以 将 模 型 文 件 ． ｍ ｄ ｌ转 化 为 硬 件 ｐ ， 描述语言文件 ． 并 可 以 对 其 进 行 综 合。之 后 的 工 作 就 ｖ ｈ ｄ
ω） ｊ Ｈ（ ｅ ｜ ｜＝
（ ） ２
（ ） ３
２ Ｃ Ｉ Ｃ 抽取滤波器理论
所谓抽取是指将采样率 降 低 的 转 换 。 图 １ 为 单 级 Ｃ Ｉ Ｃ
１］ 。其 包 括 两 个 基 本 组 成 部 分： 抽取滤波器框图 ［ 积分部分
（ ／ ） ＤＭ ２ ｓ ｉ ｎ ω （ ／ ） ｓ ｉ ｎ ２ ω
［Hale Waihona Puke Baidu５］ 入式逻辑分析仪 Ｓ ｉ ｎ ａ ｌ Ｔ ａ ｉ ｎ ａ ｌ Ｔ ａ ｇ ｐⅡ 进 行 测 试 。 经 Ｓ ｇ ｐⅡ
方便 。 ＶＨＤ Ｌ或 Ｖ ｅ ｒ ｉ ｌ ｏ ＨＤ Ｌ 语言更加直观 、 ｇ ３． １ 系统模型图建立 根据 Ｃ 按图３调用 Ｄ Ｉ Ｃ 抽 取 滤 波 器 的 工 作 原 理， Ｓ Ｐ 并设 ｉ ｍ ｕ ｌ ｉ ｎ ｋ 库中的图形模块 建 立 系 统 模 型 图 ， Ｂ ｕ ｉ ｌ ｄ ｅ ｒ和 Ｓ 置相应模块参 数 。 其 中 抽 取 因 子 Ｍ 为 ４。 微 分 延 迟 Ｄ 为 １。 模块 Ｓ ｉ ｎ ｅ Ｗ ａ ｖ ｅ是数字正弦波信号源 。
６］ 。 单化 ［
３． ２ 系统仿真验证与 Ｆ Ｐ ＧＡ 实现 系统仿真结果如图 ４ 所示 。 从仿真波形可以看 出 ， Ｃ Ｉ Ｃ 抽取滤波器 的 输 入 信 号 Ｘ 经 过 ４ 倍 抽 取 之 后 ， 采样率降 低， 输出信号锯齿波形更加明显 。
个形成的 。
图 １ 单级 Ｃ Ｉ Ｃ 抽取滤波器框图
单级 Ｃ Ｉ Ｃ抽取滤波器 积 分 部 分 是 单 极 点 的Ｉ Ｉ Ｒ 滤波 器， 其传输函数为 ： １ ＨＩ （ ｚ） ＝ ｚ－１ １－ （ ） １
梳状部分是一个对称的 Ｆ 其传输函数为 ： Ｉ Ｒ 滤波器 ，
Ｈｃ（ ｚ） ＝１－ ｚ－ＤＭ
则单级 Ｃ Ｉ Ｃ 抽取滤波器的传输函数为 ： １ （ Ｈ（ ｚ） ＝ １－ ｚ－ＤＭ ） １－ ｚ－１ 其传输函数的频率响应为 ：
图 ３ ３ 级 Ｃ Ｉ Ｃ 抽取滤波器模型图
滤波器常结合半带滤波器来完成采样速 率 的 抽 取 功 能 。 滤 波时只做加法运算 ， 大大简化了计算量 ， 从而降低后续电路 的处理速度 。 本文的创新之 处 在 于 ： 应用现代 Ｄ Ｓ Ｐ技术设计 Ｃ Ｉ Ｃ抽 取滤波 器 ， 图 形 化 界 面 使 设 计 简 单 易 行， 避免了繁琐的 设计者甚至 不 需 要 了 解 Ｆ ＶＨＤ Ｌ 语言编程 ； Ｐ ＧＡ 和 硬 件 描 述语言 ， 真正实现了电子系统设计的黑盒 子 化 、 积木化和简
测试得到的实时波 形 如 ６ 所 示 。 测 试 结 果 表 明 ， 数字正弦 采样率降 信号 Ｘ 经 ３ 级 Ｃ Ｉ Ｃ 抽取滤波器 的 ４ 倍 抽 取 之 后 ， 低， 波形明显不光滑 。
图 ６ 实时波形
４ 结语
仅有两 个 功 能 模 块 构 成 ， 并且在 Ｃ Ｉ Ｃ 滤波器结构简单 ， 工程上易于实现 ， 是 一 种 经 济 型 滤 波 器。在 软 件 无 线 电 数 字下变频中 得 到 广 泛 的 使 用 。 在 多 速 率 信 号 处 理 中 ， Ｃ Ｉ Ｃ
＊
摘 要 现场可编程门阵列 （ 器件广泛应用于数字信号处理领域 ， 而使用 ＶＨＤ Ｆ Ｐ ＧＡ） Ｌ或 Ｖ ｅ ｒ ｉ ｌ ｏ ＨＤ Ｌ 语言进行设计比较复杂 。 针对 ｇ 软件无线电中的多速率信号处理技术 ， 提出了一种采用 Ｄ 抽取滤波器的 Ｆ Ｓ Ｐ Ｂ ｕ ｉ ｌ ｄ ｅ ｒ实现级联积分 梳 状 （ Ｃ Ｉ Ｃ） Ｐ ＧＡ 实 现 方 案 。 软 件 仿 真 和 硬件测试验证了设计的正确性和可行性 。 关键词 级联积分梳状滤波器 ；抽取 ；现场可编程门阵列 ； Ｄ Ｓ Ｐ Ｂ ｕ ｉ ｌ ｄ ｅ ｒ 中图分类号 ＴＮ ７ １ ３
１ 引言
在数字信号处理中 ， 随着采样速率的 提 高 ， 采样后的数 据流的速率变得很高 ， 会导致后续的信号 处 理 速 度 跟 不 上 ， ／ 因此有必要 对 Ａ Ｄ 后 的 数 据 流 进 行 降 速 处 理。实 现 采 样 速率变换 （ 抽取和内插 ） 的关键问题是如何 实 现 抽 取 前 和 内 或者是采样率的分 插后的数字滤波 。 无 论 抽 取 还 是 内 插 ， 数倍变换 ， 都需要设 计 一 个 满 足 抽 取 和 内 插 抗 混 叠 要 求 的 数字滤波器 ， 该数字 滤 波 器 性 能 的 好 坏 直 接 影 响 取 样 速 率 变换的效果以 及 实 时 处 理 能 力 。Ｃ 没 Ｉ Ｃ 滤 波 器 结 构 简 单， 只有加法器 、 积分器和寄存器 ， 性能较好， 是无线 有乘法器 ， 通信中的常用模 块 。 而 且 Ｐ 有极强的实时 Ｆ ＧＡ 设 计 灵 活 ， 性和并行处理能力 ， 所以基于 Ｆ Ｐ ＧＡ 的 Ｃ Ｉ Ｃ滤波器有很好 ／ 的性能和实用性 。 本文 基 于 现 代 Ｄ 以 ＭＡ Ｓ Ｐ 技 术， Ｔ Ｌ Ａ Ｂ Ｄ Ｓ Ｐ Ｂ ｕ ｉ ｌ ｄ ｅ ｒ为 核 心 工 具 软 件 对 Ｃ Ｉ Ｃ抽取滤波器进行了 Ｆ Ｐ ＧＡ 设计 。