CIC抽取滤波器的研究和设计

合集下载

高频数字抽取滤波器的设计

耗，第二级采用传统结构。ＣＩＣ补偿滤波器使信号通带平坦，半带滤波器满足了阻带的衰减要求。为了验证数字滤波器的性能，搭建了四阶前馈一反馈结构 △ 调制器，作为数字抽取滤波器的输入，最终在输入信号频率为０．５ＭＨｚ
ｓｔｒｕｃｔｕｒｅｏｆｔｗｏｓｔａｇｅｓｆｏｒｏｐｅｒａｔｉｎｇｉｎｈｉｇｈ￣ｅｑｕｅｎｃｙ．１１１ｅｉｆｓｔｒｓｔａｇｅａｄｏｐｔｓｐｏｌｙｐｈａｓｅｄｅｃｏｍｐｏｓｉｔｉｏｎｔｏｄｅｃｒｅａｓｅｔｈｅｏｐｅｒａｔｉｎｇｆｒｅ・
ｑｕｅｎｃｙＳＯｔｈａｔｔｈｅｐｏｗｅｒｃｏｎｓｕｍｐｔｉｏｎｃａｎｂｅｒｅｄｕｃｅｄｓｉｇｎｉｉｆｃａｎｔｌｙ．ａｎｄｔｈｅｓｅｃｏｎｄｓｔａｇｅｕｓｅｓｔｒａｄｉｔｉｏｎａｌｓｔｕｃｒｔｕｒｅ．ＴｈｅＣＩＣｅｏｍ— ｐｅｎｓａｔｉｏｎｐａｒｔａｃｈｉｅｖｅｓａｌｆａｔｐａｓｓｂａｎｄａｎｄｔｈｅｈａｌｆ－ｂａｎｄｆｉｌｔｅｒｍｅｅｔｓｔｈｅｄｅｍａｎｄｏｆｓｔｏｐｂａｎｄａｔｔｅｎｕａｔｉｏｎ．Ｉｎｏｒｄｅｒｔｏｖｅｒｉｆｙｔｈｅ

改进型CIC抽取滤波器设计与FPGA实现

改进型CIC抽取滤波器设计与FPGA实现摘要：为了改善级联积分梳状(CIC)滤波器通带不平和阻带衰减不足的缺点，给出一种改进型CIC 滤波器。

该滤波器在采用COSINE 滤波器提高阻带特性的基础上，级联了一个SINE 滤波器，补偿了其通带衰减。

硬件实现时，采用新的多相分解方法结合非递归结构，不仅大大减少了存储单元数量，还使电路结构更加规则。

经仿真和FPGA 验证，改进型CIC 滤波器使用较少硬件，实现了阻带衰减100．3 dB，通带衰减仅为O．000 1 dB 。

关键词：CIC 抽取滤波器；COSINE 滤波器；SINE 滤波器；设计优化；FPGA抽取滤波器是∑－△模／数转换器中的重要组成部分，积分梳状滤波器经常作为第一级滤波器，用以实现抽取和低通滤波。

其优点是实现时不需要乘法器电路，且系数为整数，不需要电路来存储系数，同时通过置换抽取可以使部分电路工作在较低频率，与相同滤波性能的其他FIR 滤波器相比，节约了硬件开销。

经过仿真，抽取率为32 的一阶积分梳状滤波器第一旁瓣相对于主瓣的衰减最大约为15 dB，这样的阻带衰减根本达不到实用滤波器的设计要求。

为了改变滤波性能，一般采用级联积分梳状滤波器(CIC)。

但经过CIC 降频滤波系统降频后会产生信号混叠现象，并且主瓣曲线不平，需要用新的算法或新结构来修正改善这些特性。

1 CIC 抽取滤波器原理经典的抽取滤波器为Hogenauer CIC 滤波器，其传输函数表达式为：式中：参数M 为降频因子，决定了CIC 的通带大小；K 为滤波器的阶数，对阻带衰减起到加深作用。

频率响应为：滤波电路由积分模块与差分模块组成，根据置换原则将抽取因子提到差分模块之前，使其工作在较低频率，并节省了M-1 个存储单元，框图如图1 所示。

CIC滤波器的原理与设计

CIC 的冲击响应{1,010,()n D h n ≤≤-=其他，D 为CIC 滤波器的阶数（即抽取因子），Z 变换后11()1Dz H z z ---=-，当积分梳状滤波器的阶数不等于抽取器的抽取倍数时，令N=DM(N 为滤波器的阶数，D 为抽取倍数)则积分梳状滤波器的传递函数为：)1(11)(1DM z zz H ----=M 是梳状滤波器中的延时因子，故称M 为差分延时因子；其频率总响应为12()()()jw jw jwH e H e H e ==sin(/2)sin(/2)wDM w =1()()22wDM wDM Sa Sa -⋅⋅x x x Sa /)sin()(=为抽样函数，且1)0(=Sa ，所以CIC 滤波器在0=ω处的幅度值为N ，即：DM e H j =)(0；一般数字滤波器的指标：()20lg()()20lg ()a pa p a s a s H j H j H j H j ααΩ=ΩΩ=Ω通带最大衰减阻带最小衰减即：CIC 幅频特性响应曲线图由其频率响应函数可以看出其主瓣电平最大为D ，旁瓣电平为21.51()sin(3/2)/sin(3/2)sin(3/2)j DMH e DM DM ωπωπππ=⋅==，旁瓣与主瓣的差值（用dB 数表示）为： dB A DM s 46.1323lg 20lg201===πα 可计算出旁瓣与主瓣的差值约为13.46，意味着阻带衰减很差，单级级联时旁瓣电平很大，为降低旁瓣电平，增加阻带衰减采用级联的方式，N 级频率响应为：)2()2()()2/sin()2/sin()(ωωωωωQ Q Q Qj Q Sa DM Sa DM DM e H -⋅⋅=⎥⎦⎤⎢⎣⎡=，可得到N 级CIC 的旁瓣抑制 dB Q Q A DM Q Qs )46.13(23lg 20)lg(201⨯=⋅==πα 分析一下发现在Q 级联时多出了Q DM 这个处理增益，因此分析一下尽量减少带容差(通带衰减），即，在通带，幅度应尽量平缓；下面就它的幅平响应曲线来分析：00()20lg ()()20lg()ps j a p jw a j a s jw a H e H eH e H e αα==1、设在红线w1处抽取的信号带宽很窄，为无混叠信号的带宽,能很好的对窄带信号进行滤波，去除掉高频信号噪声；且在绿线w2=2pi/DM-w1处衰减值足够大，则在其信号带宽，红线到绿线，信号给CIC 滤波器带来的混叠就可以忽略，计算此时阻带衰减：)2/sin()2/sin(lg 20()(lg 2022012w DM w DM e H e H A jw j ==·引入带宽比例因子b=B/（fs/DM ）, B 为抽取信号的带宽，D 为抽取因子，M 为延时因子；fs 为输入端采样率，则w1=b*2pi/DM ；带入可化简得：b A lg 201-≈；（假设b=0.01;即fs=100MHz ，D=20，信号带宽为50khz,此时衰减为40dB);可见单级的CIC 滤波器的无混叠信号带宽的阻带衰减能达到40dB;；并不怎么大，适用于较粗略的滤波，适合放在第一级抽取；如果采用级联的方式可以加大无混叠信号带宽；但是满足的通带不够窄；2、在红线w1处幅度不能下降太多，通带幅值容差不能太大，否则会引起高频失真；设该带容差为s δ，则,)()(lg 2010jw j s e H e H =δ将w1带入可简化得)sin(lg 20b bs ππδ≈，当N 级时，其带容差也会增大；由上面分析可知，阻带衰减和带容差，只与带宽比例因子b 有关，Df Bb s /=,分析可知，在信号带宽一定的前提下，应尽可能采用小的抽取因子，或增大输入采样率；故一般把它放在抽取系统的第一级，所以在配置CIC 时，信号带宽，采样率，抽取因子，综合考虑，下面是阻带衰减和通带衰减的一个表：表1：大抽取因子下的通带衰减由CIC频幅响应图可以发现，幅频特性的零点位于1/M处(M取值为整数)，这说明差分因子M决定了零点的位置；抽取因子D狭定了抽取后信号的采样频率，它同差分延时因子M一起还决定了主瓣和旁瓣的宽度；级数Q可以用来控制阻带衰减，Q越大阻带衰减越大，通带的混叠就越小，但Q越大，通带主瓣衰减也越大，所以Q不可太大，不宜超过5级。

累积梳状(CIC)滤波器分析与设计

累积梳状（CIC ）滤波器分析与设计1、累积梳状(CIC ）滤波器的分析所谓累积梳状滤波器，是指该滤波器的冲激响应具有如下形式： ⎩⎨⎧-≤≤=其它,010,1)(N n n h （1）式中N 为梳状滤波器的系数长度（后面将会看到这里的N 也就是抽取因子）。

根据Z 变换的定义，滤波器的Z 变换为：∑-=-⋅=10)()(N n n z n h z H111----=z z N)1(111Nz z---⋅-=)()(21z H z H ⋅= （2) 式中，1111)(--=zz H (3） N z z H --=1)(2 （4) 其实现框图如图1所示：可见，CIC 滤波器是由两部分组成：累积器)(1z H 和梳状滤波器)(2z H 的级联，这就是为什么称之为累积梳状滤波器的原因。

下面分析一下梳状滤波器的幅频特性.把ωj e z =代入可得)(2z H 的频率响应为： N j j e e H ωω--=1)(2 ]2[22/2/2/N j N j N j e e eωωω-⋅⋅--⋅=)2/sin(22/N e N j ωω⋅=⋅- （5）其幅频特性为:)2/sin(2)(2N e H j ωω⋅= （6) 若设N ＝7，就可以得到如图2所示的相应的频谱特性曲线：)(2z H)(1z H图1、累积梳状滤波器的实现框图由图2可以清楚地看到：)(2ωj e H 的形状犹如一把梳子，故把其形象地称之为梳状滤波器。

同样可以求得累积器)(1z H的频率响应为：ωj e z H --=11)(112/2/2/]2[2---=ωωωj j j e e e 12/)2(sin 2-⋅=ωωj e （7）故CIC 滤波器的总频率响应为：)()()(21ωωωj j j e H e H e H ⋅= )2/sin(/)2/sin(ωωN = )2()2(1ωω-⋅⋅=Sa NSa N (8）式中，x x x Sa /)sin()(=为抽样函数，且1)0(=Sa ，所以CIC 滤波器在0=ω处的幅度值为N ，即：N e H j =)(0 （9）CIC 滤波器的幅频特性如图3所示：在)~0(π区间上称)/2~0(N π的区间为CIC 滤波器的主瓣,而其它区间称为旁瓣。

FPGA的CIC滤波器的设计

FPGA的CIC滤波器的设计1.原理概述CIC滤波器由差分器、积分器和组合器三部分组成，可有效实现信号的重采样和滤波功能。

其基本原理是将输入信号通过差分器进行差分运算，然后经过积分器进行累积运算，最后通过组合器实现滤波和重采样。

CIC滤波器的特点是具有高的通带增益和截止频率，且不需要乘法器和存储器，适合在FPGA中实现。

2.设计步骤(1)确定CIC滤波器的设计参数，包括增益因子、积分阶数、截止频率等。

(2)根据设计参数计算滤波器的结构参数，包括输入和输出数据宽度、积分器的阶数和阶间差值等。

(3)根据计算结果，设计CIC滤波器的硬件结构，包括差分器、积分器和组合器的实现方法。

(4) 使用HDL语言（如Verilog或VHDL）编写FPGA的CIC滤波器的代码，同时进行功能仿真和波形仿真。

(5)在FPGA开发板上进行综合、布局布线和验证，实现CIC滤波器的硬件设计。

3.设计关键技术(1)差分器设计：差分器实现差分运算，可以简单采用异或门或加减器实现。

需要注意输入信号的幅度范围和差分器的输出范围。

(2)积分器设计：积分器实现累积运算，需要考虑积分阶数、数据宽度和溢出等问题。

可以采用寄存器与加法器的串行或并行结构实现。

(3)组合器设计：组合器实现滤波和重采样功能，需要根据设计参数确定组合器的截止频率和增益系数。

可以采用多级组合器结构实现。

(4)输入输出接口设计：FPGA的CIC滤波器需要与外部系统进行数据交换，因此需要设计合适的输入输出接口，包括数据接口、时钟接口和控制接口等。

4.实现优化技术(1)折叠积分器：为了减少资源占用和延迟，可以采用折叠积分器结构，将多级积分器合并为一个积分器实现。

(2)级联结构：为了增加滤波器的阶数和降低截止频率，可以采用级联结构，将多个CIC滤波器级联实现。

(3)变系数设计：为了实现可调节的滤波参数，可以设计可变系数的CIC滤波器，在运行时动态调整增益因子和积分阶数。

综上所述，FPGA的CIC滤波器设计是一项复杂的数字信号处理任务，需要深入理解CIC滤波器的原理和设计方法，结合FPGA的硬件实现技术进行设计和优化。

(完整版)CIC滤波器的原理与设计

CIC 的冲击响应{1,010,()n D h n ≤≤-=其他，D 为CIC 滤波器的阶数（即抽取因子），Z 变换后11()1Dz H z z ---=-，当积分梳状滤波器的阶数不等于抽取器的抽取倍数时，令N=DM(N 为滤波器的阶数，D 为抽取倍数)则积分梳状滤波器的传递函数为：)1(11)(1DM z zz H ----=M 是梳状滤波器中的延时因子，故称M 为差分延时因子；其频率总响应为12()()()jw jw jwH e H e H e ==sin(/2)sin(/2)wDM w =1()()22wDM wDM Sa Sa -⋅⋅x x x Sa /)sin()(=为抽样函数，且1)0(=Sa ，所以CIC 滤波器在0=ω处的幅度值为N ，即：DM e H j =)(0；一般数字滤波器的指标：()20lg()()20lg ()a pa p a s a s H j H j H j H j ααΩ=ΩΩ=Ω通带最大衰减阻带最小衰减即：CIC 幅频特性响应曲线图由其频率响应函数可以看出其主瓣电平最大为D ，旁瓣电平为21.51()sin(3/2)/sin(3/2)sin(3/2)j DMH e DM DM ωπωπππ=⋅==，旁瓣与主瓣的差值（用dB 数表示）为： dB A DM s 46.1323lg 20lg201===πα 可计算出旁瓣与主瓣的差值约为13.46，意味着阻带衰减很差，单级级联时旁瓣电平很大，为降低旁瓣电平，增加阻带衰减采用级联的方式，N 级频率响应为：)2()2()()2/sin()2/sin()(ωωωωωQ Q Q Qj Q Sa DM Sa DM DM e H -⋅⋅=⎥⎦⎤⎢⎣⎡=，可得到N 级CIC 的旁瓣抑制 dB Q Q A DM Q Qs )46.13(23lg 20)lg(201⨯=⋅==πα 分析一下发现在Q 级联时多出了Q DM 这个处理增益，因此分析一下尽量减少带内容差(通带衰减），即，在通带内，幅度应尽量平缓；下面就它的幅平响应曲线来分析：00()20lg ()()20lg()ps j a p jw a j a s jw a H e H eH e H e αα==1、设在红线w1处抽取的信号带宽很窄，为无混叠信号的带宽,能很好的对窄带信号进行滤波，去除掉高频信号噪声；且在绿线w2=2pi/DM-w1处衰减值足够大，则在其信号带宽内，红线到绿线，信号给CIC 滤波器带来的混叠就可以忽略，计算此时阻带衰减：)2/sin()2/sin(lg 20()(lg 2022012w DM w DM e H e H A jw j ==·引入带宽比例因子b=B/（fs/DM ）, B 为抽取信号的带宽，D 为抽取因子，M 为延时因子；fs 为输入端采样率，则w1=b*2pi/DM ；带入可化简得：b A lg 201-≈；（假设b=0.01;即fs=100MHz ，D=20，信号带宽为50khz,此时衰减为40dB);可见单级的CIC 滤波器的无混叠信号带宽内的阻带衰减能达到40dB;；并不怎么大，适用于较粗略的滤波，适合放在第一级抽取；如果采用级联的方式可以加大无混叠信号带宽；但是满足的通带不够窄；2、在红线w1处幅度不能下降太多，通带内幅值容差不能太大，否则会引起高频失真；设该带内容差为s δ，则,)()(lg 2010jw j s e H e H =δ将w1带入可简化得)sin(lg 20b bs ππδ≈，当N 级时，其带内容差也会增大；由上面分析可知，阻带衰减和带内容差，只与带宽比例因子b 有关，Df Bb s /=,分析可知，在信号带宽一定的前提下，应尽可能采用小的抽取因子，或增大输入采样率；故一般把它放在抽取系统的第一级，所以在配置CIC 时，信号带宽，采样率，抽取因子，综合考虑，下面是阻带衰减和通带衰减的一个表：表1：大抽取因子下的通带衰减由CIC频幅响应图可以发现，幅频特性的零点位于1/M处(M取值为整数)，这说明差分因子M决定了零点的位置；抽取因子D狭定了抽取后信号的采样频率，它同差分延时因子M一起还决定了主瓣和旁瓣的宽度；级数Q可以用来控制阻带衰减，Q越大阻带衰减越大，通带内的混叠就越小，但Q越大，通带内主瓣衰减也越大，所以Q不可太大，不宜超过5级。

CIC插值滤波器的FPGA设计与实现资料

CIC插值滤波器的FPGA设计与实现摘要：基于多速率信号处理原理，设计了用于下变频的CIC插值滤波器，由于CIC 滤波器结构只用到加法器和延迟器，没有乘法器，很适合用FPGA来实现，所以本文分析了CIC滤波器的原理，性能及影响参数，借助MATLAB设计符合系统要求CIC 滤波器，并利用Modelsim软件建模仿真，验证CIC滤波器性能是否达到要求。

（一）CIC滤波器基本原理A．CIC滤波器的基本单元CIC滤波器主要由积分滤波Integrator和梳状滤波Comb两个基本单元部分构成。

典型的CIC滤波器的结构，它由两个基本单元I(积分滤波器)和C（梳状滤波器）级联构成。

本设计主要针对插值滤波器，所以插值滤波器的结构示意图如图1-1所示：图 1-1 3级级联的CIC插值滤波器结构示意图积分器和梳状滤波器之间是一个采样率转换器，对于CIC插值器而言，它完成在每一个样值后补上R-1个0值的工作，，对于CIC抽取器来说，它完成在实际的抽取工作，每R个样值中取样一个。

R（插值倍数）,M（延迟因子，一般取1或者2）以及N（级联级数）是影响CIC 滤波器的三个参数，它们的值需根据通带性能的需求而设定。

（二）CIC插值滤波器的设计流程根据CIC滤波器的原理，本设计的流程如图2-1所示：图2-1 CIC 插值滤波器的设计流程图（三）模型的建立和测试A ．位宽策略对于数字滤波器，一个不得不考虑的问题是为防止溢出每一级所需的位宽。

对于抽取器来说，CIC 滤波器的输出增益为(*)NG R M = （3-1）所以，在全精度的情况下，最后一级输出的位宽为2log (*)out in B B N R M =+ （3-2）其中in B 表示输入数据的宽度，为了保证精度，每一个积分器和梳状滤波器的输入输出位宽都为out B 。

对于插值器而言，输出增益为212,1,2,....2(*)/,1, 2......2i i N i N i N G R M R i N N N --⎛⎫== ⎪ ⎪=++⎝⎭ （3-3）因此，第i 级为避免溢出所需要的位宽为2log ()i in i W B G =+ （3-4）最后一级输出位宽为22log (*)log out in B B N R M R=+- （3-5）在实际当中，当差分延时M=1时，为保证稳定，所有积分器的位宽在理论值的基础上加一。

CIC滤波器的原理及设计

CIC 的冲击响应{1,010,()n D h n ≤≤-=其他，D 为CIC 滤波器的阶数〔即抽取因子〕，Z 变换后11()1Dz H z z ---=-，当积分梳状滤波器的阶数不等于抽取器的抽取倍数时，令N=DM(N 为滤波器的阶数，D 为抽取倍数)那么积分梳状滤波器的传递函数为：)1(11)(1DM z zz H ----=M 是梳状滤波器中的延时因子，故称M 为差分延时因子；其频率总响应为12()()()jw jw jw H e H e H e ==sin(/2)sin(/2)wDM w =1()()22wDM w DM Sa Sa -⋅⋅ x x x Sa /)sin()(=为抽样函数，且1)0(=Sa ，所以CIC 滤波器在0=ω处的幅度值为N ，即：DM e H j =)(0；一般数字滤波器的指标：()20lg()a p a p H j H j αΩ=Ω通带最大衰减即：CIC 幅频特性响应曲线图由其频率响应函数可以看出其主瓣电平最大为D ，旁瓣电平为21.51()sin(3/2)/sin(3/2)sin(3/2)j DMH e DM DM ωπωπππ=⋅==，旁瓣与主瓣的差值〔用dB 数表示〕为：dB A DM s 46.1323lg 20lg201===πα 00()20lg ()()20lg()ps j a p jw a j a s jw a H e H eH e H e αα==可计算出旁瓣与主瓣的差值约为13.46，意味着阻带衰减很差，单级级联时旁瓣电平很大，为降低旁瓣电平，增加阻带衰减采用级联的方式，N 级频率响应为：)2()2()()2/sin()2/sin()(ωωωωωQ Q Q Qj Q Sa DM Sa DM DM e H -⋅⋅=⎥⎦⎤⎢⎣⎡=，可得到N 级CIC 的旁瓣抑制dB Q Q A DM Q Q s )46.13(23lg 20)lg(201⨯=⋅==πα 分析一下发现在Q 级联时多出了Q DM 这个处理增益，因此分析一下尽量减少带内容差(通带衰减〕，即，在通带内，幅度应尽量平缓；下面就它的幅平响应曲线来分析：1、设在红线w1处抽取的信号带宽很窄，为无混叠信号的带宽,能很好的对窄带信号进展滤波，去除掉高频信号噪声；且在绿线w2=2pi/DM-w1处衰减值足够大，那么在其信号带宽内，红线到绿线，信号给CIC 滤波器带来的混叠就可以忽略，计算此时阻带衰减：)2/sin()2/sin(lg 20()(lg 2022012w DM w DM e H e H A jw j ==·引入带宽比例因子b=B/〔fs/DM 〕, B 为抽取信号的带宽，D 为抽取因子，M 为延时因子；fs 为输入端采样率，那么w1=b*2pi/DM ；带入可化简得：b A lg 201-≈；〔假设b=0.01;即fs=100MHz ，D=20，信号带宽为50khz,此时衰减为40dB);可见单级的CIC 滤波器的无混叠信号带宽内的阻带衰减能到达40dB;；并不怎么大，适用于较粗略的滤波，适合放在第一级抽取；如果采用级联的方式可以加大无混叠信号带宽；但是满足的通带不够窄；2、在红线w1处幅度不能下降太多，通带内幅值容差不能太大，否那么会引起高频失真；设该带内容差为s δ，那么,)()(lg 2010jw j s e H e H =δ将w1带入可简化得)sin(lg 20b b s ππδ≈，当N 级时，其带内容差也会增大；由上面分析可知，阻带衰减和带内容差，只与带宽比例因子b 有关，Df Bb s /=,分析可知，在信号带宽一定的前提下，应尽可能采用小的抽取因子，或增大输入采样率；故一般把它放在抽取系统的第一级，所以在配置CIC 时，信号带宽，采样率，抽取因子，综合考虑，下面是阻带衰减和通带衰减的一个表：表1：大抽取因子下的通带衰减表2：大抽取因子下的阻带衰减由CIC频幅响应图可以发现，幅频特性的零点位于1/M处(M取值为整数)，这说明差分因子M决定了零点的位置；抽取因子D狭定了抽取后信号的采样频率，它同差分延时因子M一起还决定了主瓣和旁瓣的宽度；级数Q可以用来控制阻带衰减，Q越大阻带衰减越大，通带内的混叠就越小，但Q越大，通带内主瓣衰减也越大，所以Q不可太大，不宜超过5级。

1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

图２ＣＩＣ滤波器幅频特性
２ＣＩＣ滤波器的设计
２．１误差分析
由图２可以看出，对于Ｃ其零点在ＩＣ滤波器，
１的整数倍上，所以差分延迟可以作为控制零点Ｍ
位置的设计参数。由于零点附近的区域叠加入通带，对抽取滤波器，引起混叠误差；而对插值滤波
３犦器则引起镜像误差。混叠／镜像误差的频率区间为犤
积分滤波部分梳状滤波部分
ｆ－ｉ ≤ｆｃ，
中犤是不大于ｘ的最大的整数。ｘ犦４犦２．２寄存器宽度犤
（）８
式中：为截止频率，，，，， …，；其ｆｆ ≤１／２ｉ＝１２３犤Ｒ／２犦ｃ
ｆｓ
…… ……
ｆｓ
ｆ ? Ｒｓ
…… ……
第Ｎ步＋１
ｊ＝１
，， …２ｊ＝２３Ｎ，ｊ＝２Ｎ＋１滤波器总的误差均值则为。同理，第ｊ个误差源的方差为，（）１９（）１８
可以看出，当ｆ阻带衰减为Ａ，代入式（），得＝３时，７ｓ
２Ｍ
Ａ＝－２０Ｎｌｏｇ１０ｓ
通带衰减Ａ＝－２０Ｎｌｏｇ１０ｐ
２犦大小犤
Ｅｊ＝
狖
０２
Ｂｊ
没有截断或舍入其他
）（２２
为第ｊ个误差源舍弃的Ｌ其中ＢＳＢ数。误差的均ｊ值为
＝
方差为
狖
１Ｅｊ２
截断，其他（）１３
０
。
结合式（），第ｊ个误差源引入的误差可以分配到９（）的脉冲响应系数对应的独立随机过程上。第Ｈｚｊ
的表达式为其中Ｆｊ，， …，ｊ＝１２２Ｎ。（）２０
ｊ＝２Ｎ＋１
）以及傅立叶基的正交性，又可写成利用式（９Ｆｊ
２Ｆ＝ｊ
狖
ｊｅ
ｊｅｄ
，， …，，，， …，ｊ＝１２２Ｎｍ＝１２２Ｎ，（）２１
１ｊ＝２Ｎ＋１
!１ "#$%&'()*+ $%,-./01 "2 ． 4"56789:;<=>1 4" ?@ ２． 3 ７０００８９ A ７２１００６
摘
研究了滤波器的原理，重点分析了设计过程中滤波器的误差。要：介绍了一种多采样率ＣＩＣ抽取滤波器。
在此基础上，用一个滤波器的设计实例验证了滤波器的误差理论，并验证了ＣＩＣ抽取滤波器通过采样速率变利用软件控制Ｒ可实现多采样率。换因子Ｒ可降低滤波器的工作频率。结果表明，）；最高有效位（）关键词：ＣＩＣ滤波器；ＦＩＲ滤波器；ＩＩＲ滤波器；最低有效位（ＬＳＢＭＳＢ
由式（）可知，实际上就是４ＣＩＣ滤波器无极点，
Ｎ阶的ＣＩＣ滤波器，积分部分由Ｎ个理想的数字
滤波器级联组成，这些滤波器的采样率是ｆ。每一ｓ级都是反馈系数相同的单极点滤波器，其系统函
收稿日期：２００８－０９－０３
Ｎ个ＦＩＲ滤波器的级联。但是与ＦＩＲ滤波器相比，
，＝１３．４６Ｎ，混叠衰
··
２００９２
杨保香等：ＣＩＣ抽取滤波器的研究和设计
减Ａ＝－２０Ｎｌｏｇ１０ａ
，ｆｃ为截止频
和Ｂ，利用式（）计算出滤波器波器的Ｂ＝４０＝９２３ｍａｘ２Ｎ＋１前２，，，，Ｎ级寄存器舍弃各级的ＬＳＢ大小为００００，，，，，；相对地，利用式（）和式（）得出输１３４５６６１８２２出寄存器舍弃ＬＳＢ总的误差均值和标准差分别为，＝０．５０００。本例中，因为抽取＝０．１７６９位，所以除了第一级积分器，其滤波器的硬件是５余截断后寄存器长度的取值都是最接近于５的整数倍的值
没有乘法器，也不必存储滤波系数，同时采样速率可变，而且结构很有规律，易于硬件实现，设计参
），女，山西应县人，助教，从事专业课教学及理论教学研究。作者简介：杨保香（１９７９－
··
２００９２
杨保香等：ＣＩＣ抽取滤波器的研究和设计
数也少于ＦＩＲ滤波器的设计参数。
２００９年４月第１卷第２期３
宁波职业技术学院学报ＪｏｕｒｎａｌｏｆＮｉｎｇｂｏＰｏｌｙｔｅｃｈｎｉｃ宁波职业技术学院学报
，２Ａｐｒ００９Ｖｏｌ．１３Ｎｏ．２
ＣＩＣ抽取滤波器的研究和设计
杨保香１，张志云２，宋育红１
２００９２
··
宁波职业技术学院学报
的，也就是说每一个误差源及滤波器输出寄存器引用的误差的均值和方差都已经确定了。总共有个误差源：前２２Ｎ＋１Ｎ个是对２Ｎ级滤波器输入截断或舍入导致的误差，最后一个是对输出寄存器截断或舍入引进的误差。这些误差源互不关联。截个误差源断和舍入除了在第一个和最后一个这２不一样外，在其他２个误差源的所引入的误差Ｎ－１是一样的。假设，每一个误差源是一个跟输入及其他误差源都不相关的白噪声，则任意第ｊ个误差源误差的同一分布概率，其概率分布函数为
设输入的数据位数为Ｂ，以Ｂｉｎｍａｘ表示滤波器，则输出的ＭＳＢ（。Ｂ＝ＮｌｏｇＲＭ）＋Ｂ－１ｍａｘ２ｉｎ
频率 ? Ｈｚ
（）１１
这里，滤波器输入寄存器的Ｌ，是不ＳＢ为０犤ｘ犦小于ｘ最小的整数。Ｂｍａｘ不仅是滤波器输出的，同时也是构成ＣＭＳＢＩＣ滤波器的各级输出的所以也可以把Ｂ但是不ＭＳＢ牞ｍａｘ当作寄存器宽度，能把这看作是输出数据的长度。舍入误差２．３截断／对实际应用来说，一般Ｂ使得寄存ｍａｘ都大了，器的宽度过大，造成硬件资源的浪费。在实际应用中，多采用截断或者舍入来降低寄存器的宽度。虽然，降低了寄存器的宽度，也引入了误差。滤波器输出总的误差是由截断或者舍入引用
中图分类号：ＴＮ７１３
文献标识码：Ａ
（）文章编号：１６７１－２１５３２００９０２－００１２－０４
０引言
在信号处理领域，许多算法都是把采样频率
数为。（）１
Ｆｓ看作固定值，即在一个数字系统中只有一个采
样频率。但在实际系统中，经常遇到采样频率转换的问题，即要求一个数字系统能工作在多采样率状态。在数字系统越来越普及的情况下，各个数字系统都有自己的标准，它们之间的衔接也遇到这（）样的问题。此时，无论是ＦＩＲＦｉｎｉｔｅＩｍｐｕｌｓｅＲｅｓｐｏｎｓｅ还是Ｉ（）滤波器都无法ＩＲＩｎｆｉｎｉｔｅＩｍｐｕｌｓｅＲｅｓｐｏｎｓｅ解决这一问题。本文就这一问题研究Ｃ（ＩＣＣａｓｃａｄｅｄＩｎｔｅｇｒａｔｏｒ－）滤波器的原理及其设计并分析其误差。Ｃｏｍｂ
犤２犦
当Ｎ率。根据条件，当Ｎ＝４时，ｆ ≤ １；＝５时，ｆ ≤ ｃｃ
８
１。取Ｍ＝，，则Ａ，，１ｆ＝１，Ｎ＝５＝２．０ｄＢＡ＝７１．９ｄＢｃｐａ６６
ｊ＝２Ｎ＋１
。
（）１６
，， …，ｊ＝１２２Ｎ结合式（），简化式（）可得９１６
３设计实例
假设抽取Ｃ把采样率从２ＩＣ滤波器的要求为：ＭＨｚ降到５，阻带衰减不低于５，通带衰减低０ｋＨｚ０ｄＢ（）１７于３，混叠衰减大于７。输入的数据是１位，ｄＢ０ｄＢ４滤波器输出数据为３位，即Ｂ，。现在２＝１４Ｂ＝３２ｉｎｏｕｔ就是要找出符合要求的Ｒ，Ｍ，Ｎ三个参数。由条件可知，，由图１中Ｒ＝２ＭＨｚ／５０ｋＨｚ＝４０
ｆ ? Ｒｓ
在积分过程中，设输入的数据ｘ（）是ｌ位的ｎ数据，经过积分后，第一级输出为，，依次类
第一步
经过再积分，第二级输出为
第２Ｎ步
第Ｎ步
图１ＣＩＣ抽取滤波器
Ｌ推下去，假设寄存器为Ｌ位，如果ｙ（），则输出ｎ ≥２ｉＬ不数据必然溢出。采用饱和措施，则输出将是２－１
采ＣＩＣ滤波器的梳状部分工作在低采样率上，样率为ｆ，为整数。这一部 ? ＲＲ是采样率变换因子，ｓ分由Ｎ个差分延迟为Ｍ的梳状滤波器级联而成。在滤波器设计中，差分延迟是一个控制滤波器频率响应的设计参数。梳状滤波器的系统函数为。）（２
在这两部分之间是一个采样速率变换器，通过它，最后一个积分滤波器的采样率由ｆ。 ? Ｒｓ降为ｆｓ
滤波器总的误差方值为。，（）１２上述可以看出，只有方差才在所有误差源上受截断或舍入的影响；而均值只在第一个和最后一个才受其影响。假设滤波器输出寄存器实际保留的宽度，也就是滤波器实际输出数据的长度为Ｂ，则输出寄ｏｕｔ存器舍弃的ＬＳＢ的大小为。Ｂ＝Ｂ－Ｂ＋１２Ｎ＋１ｍａｘｏｕｔ）（１４（）２３在实际应用中，一般都使得前２Ｎ误差源的误差方值不大于最后一个误差源的误差方值，而且把前２Ｎ个误差源的误差均分到２Ｎ个误差源上。根据这一设计理念，可以得出各级舍弃的ＬＳ２ｊ