宽带CIC抽取滤波器的一种改进方法

合集下载

基于CIC抽取滤波器结合串并行的搜索捕获算法

基于CIC抽取滤波器结合串并行的搜索捕获算法

基于CIC抽取滤波器结合串并行的搜索捕获算法贾振东;郭承军;刘赋山【摘要】GPS信号的捕获是GPS接收机的重要环节,其中串行搜索算法,并行码相位算法是GPS信号捕获的常用方法.但随着GPS接收机覆盖我们的生活,对捕获算法的速度要求也就越来越高.提出了一种新的捕获方法,基于CIC抽取滤波器并结合串并行搜索的算法,这种捕获方法在抽取阶段使用CIC滤波器降低频谱混叠的影响,然后在使用并行码相位搜索算法的基础上加入了串行搜索的部分,从而减少了计算量,提高了运算速度.对算法进了仿真,实验结果证明了该方法的有效性和优越性.最后对运算优势进行了分析.【期刊名称】《全球定位系统》【年(卷),期】2016(041)006【总页数】6页(P64-69)【关键词】GPS;捕获;CIC抽取滤波器;结合【作者】贾振东;郭承军;刘赋山【作者单位】电子科技大学电子科学技术研究院,成都611731;电子科技大学电子科学技术研究院,成都611731;电子科技大学电子科学技术研究院,成都611731【正文语种】中文【中图分类】P228.4如今,GPS接收机已应用于各式各样的设备中,用于用户定位等功能。

其中捕获,跟踪以及定位解算等部分是GPS接收机的重要环节。

捕获模块是GPS接收机的第一部分,为了跟踪GPS信号并进行信息解码,就必须先用捕获程序来检测信号的存在[1]。

利用捕获模块得到两个重要的信息,一是C/A码相位信息,另一个是GPS信号多普勒频移后的输入频率。

常用的捕获方法有两种,1)串行搜索捕获算法,2)并行码相位搜索算法。

其中并行码相位搜索算法因为其优越性而应用很广。

本文基于并行码相位搜索捕获算法,对混频前端采样点通过CIC抽取滤波器并结合串行搜索方法对传统捕获方法进行改进,减少其计算量而又不失捕获精度。

串行搜索捕获算法是基于中频信号与本地产生的伪码序列以及本地载波的乘积。

中频信号先和本地伪码序列相乘,然后I,Q通道分别和本地载波信号以及90°相移的本地载波信号相乘,最后积分平方相加得相关结果,原理图如图1所示。

基于FPGA的CIC滤波器的优化设计

基于FPGA的CIC滤波器的优化设计

基于FPGA的CIC滤波器的优化设计李怡琳;肖顺文;易欢;杨湲【摘要】针对在数字下变频系统中单独应用CIC滤波器实现抽取滤波时,因高阶CIC滤波器通带衰减过大的问题,在原有的CIC滤波器后级联一补偿滤波器以达到降低采样率,防止频率混叠的目的.仿真结果表明,改进后的CIC滤波器通带波纹数减少,通带衰减降幅明显.%This paper talks about the problem of large passband attenuation caused by the high order of CIC filter when it is individually applied in the DDC system to achieve decimation and filtration.Because of that,a compensation filter is attached to the original CIC filter to reduce the sampling rate and avoid aliasing frequency.The simulation results show that the improved CIC filter has much fewer ripples and the passband attenuation is obviously decreased.【期刊名称】《西华师范大学学报(自然科学版)》【年(卷),期】2017(038)001【总页数】5页(P106-110)【关键词】FPGA;数字下变频;CIC滤波器;ISOP滤波器【作者】李怡琳;肖顺文;易欢;杨湲【作者单位】西华师范大学电子信息工程学院,四川南充 637009;西华师范大学电子信息工程学院,四川南充 637009;西华师范大学电子信息工程学院,四川南充637009;西华师范大学电子信息工程学院,四川南充 637009【正文语种】中文【中图分类】TN92软件无线电中的数字接收机前端所接收到的数字信号由于高频采样,数据量较大,所以对数据进行采样后的处理就显得尤为重要。

改进型CIC抽取滤波器设计与FPGA实现

改进型CIC抽取滤波器设计与FPGA实现

改进型CIC抽取滤波器设计与FPGA实现张杰;戴宇杰;张小兴;吕英杰【摘要】为了改善级联积分梳状(CIC)滤波器通带不平和阻带衰减不足的缺点,给出一种改进型CIC滤波器.该滤波器在采用COSINE滤波器提高阻带特性的基础上,级联了一个SINE滤波器,补偿了其通带衰减.硬件实现时,采用新的多相分解方法结合非递归结构,不仅大大减少了存储单元数量,还使电路结构更加规则.经仿真和FPGA 验证,改进型CIC滤波嚣使用较少硬件,实现了阻带衰减100.3 dB,通带衰减仅为0.000 1 dB.【期刊名称】《现代电子技术》【年(卷),期】2009(032)010【总页数】3页(P22-24)【关键词】CIC抽取滤波器;COSINE滤波器;SINE滤波器;设计优化;FPGA【作者】张杰;戴宇杰;张小兴;吕英杰【作者单位】南开大学,南开大学微电子所,天津,300071;南开大学,南开大学微电子所,天津,300071;南开大学,南开大学微电子所,天津,300071;南开大学,南开大学微电子所,天津,300071【正文语种】中文【中图分类】TP368.1抽取滤波器是Σ-Δ模/数转换器中的重要组成部分,积分梳状滤波器经常作为第一级滤波器,用以实现抽取和低通滤波[1]。

其优点是实现时不需要乘法器电路,且系数为整数,不需要电路来存储系数,同时通过置换抽取可以使部分电路工作在较低频率,与相同滤波性能的其他FIR滤波器相比,节约了硬件开销[2]。

经过仿真,抽取率为32的一阶积分梳状滤波器第一旁瓣相对于主瓣的衰减最大约为15 dB,这样的阻带衰减根本达不到实用滤波器的设计要求。

为了改变滤波性能,一般采用级联积分梳状滤波器(CIC)[3]。

但经过CIC降频滤波系统降频后会产生信号混叠现象,并且主瓣曲线不平,需要用新的算法或新结构来修正改善这些特性。

1 CIC抽取滤波器原理经典的抽取滤波器为Hogenauer [3]CIC滤波器,其传输函数表达式为:(1)式中:参数M为降频因子,决定了CIC的通带大小;K为滤波器的阶数,对阻带衰减起到加深作用。

CIC滤波器的原理与设计

CIC滤波器的原理与设计

CIC 的冲击响应{1,010,()n D h n ≤≤-=其他,D 为CIC 滤波器的阶数(即抽取因子),Z 变换后11()1Dz H z z ---=-,当积分梳状滤波器的阶数不等于抽取器的抽取倍数时,令N=DM(N 为滤波器的 阶数,D 为抽取倍数)则积分梳状滤波器的传递函数为:)1(11)(1DM z zz H ----=M 是梳状滤波器中的延时因子,故称M 为差分延时因子;其频率总响应为12()()()jw jw jwH e H e H e ==sin(/2)sin(/2)wDM w =1()()22wDM wDM Sa Sa -⋅⋅x x x Sa /)sin()(=为抽样函数,且1)0(=Sa ,所以CIC 滤波器在0=ω处的幅度值为N ,即:DM e H j =)(0; 一般数字滤波器的指标:()20lg()()20lg ()a pa p a s a s H j H j H j H j ααΩ=ΩΩ=Ω通带最大衰减阻带最小衰减即:CIC 幅频特性响应曲线图由其频率响应函数可以看出其主瓣电平最大为D ,旁瓣电平为21.51()sin(3/2)/sin(3/2)sin(3/2)j DMH e DM DM ωπωπππ=⋅==,旁瓣与主瓣的差值 (用dB 数表示)为: dB A DM s 46.1323lg 20lg201===πα 可计算出旁瓣与主瓣的差值约为13.46,意味着阻带衰减很差,单级级联时旁瓣电平很大,为降低旁瓣电平,增加阻带衰减采用级联的方式,N 级频率响应为:)2()2()()2/sin()2/sin()(ωωωωωQ Q Q Qj Q Sa DM Sa DM DM e H -⋅⋅=⎥⎦⎤⎢⎣⎡=, 可得到N 级CIC 的旁瓣抑制 dB Q Q A DM Q Qs )46.13(23lg 20)lg(201⨯=⋅==πα 分析一下发现在Q 级联时多出了Q DM 这个处理增益,因此分析一下尽量减少带容差(通带衰减),即,在通带,幅度应尽量平缓;下面就它的幅平响应曲线来分析:00()20lg ()()20lg()ps j a p jw a j a s jw a H e H eH e H e αα==1、设在红线w1处抽取的信号带宽很窄,为无混叠信号的带宽,能很好的对窄带信号进行滤波,去除掉高频信号噪声;且在绿线w2=2pi/DM-w1处衰减值足够大,则在其信号带宽,红线到绿线,信号给CIC 滤 波器带来的混叠就可以忽略,计算此时阻带衰减:)2/sin()2/sin(lg 20()(lg 2022012w DM w DM e H e H A jw j ==·引入带宽比例因子b=B/(fs/DM ), B 为抽取信号的带宽,D 为抽取因子,M 为延时因子;fs 为输入端采样率,则w1=b*2pi/DM ;带入可化简得:b A lg 201-≈; (假设b=0.01;即fs=100MHz ,D=20,信号带宽为50khz,此时衰减为40dB);可见单级的CIC 滤波器的无混叠信号带宽的阻带衰减能达到40dB;;并不怎么大,适用于较粗略的滤波,适合放在第一级抽取;如果采用级联的方式可以加大无混叠信号带宽;但是满足的通带不够窄;2、在红线w1处幅度不能下降太多,通带幅值容差不能太大,否则会引起高频失真;设该带容差为s δ,则,)()(lg 2010jw j s e H e H =δ将w1带入可简化得)sin(lg 20b bs ππδ≈,当N 级时,其带容差也会增大;由上面分析可知,阻带衰减和带容差,只与带宽比例因子b 有关,Df Bb s /=,分析可知,在信号带宽一定的前提下,应尽可能采用小的抽取因子,或增大输入采样率;故一般把它放在抽取系统的第一级,所以在配置CIC 时,信号带宽,采样率,抽取因子,综合考虑,下面是阻带衰减和通带衰减的一个表:表1:大抽取因子下的通带衰减由CIC频幅响应图可以发现,幅频特性的零点位于1/M处(M取值为整数),这说明差分因子M决定了零点的位置;抽取因子D狭定了抽取后信号的采样频率,它同差分延时因子M一起还决定了主瓣和旁瓣的宽度;级数Q可以用来控制阻带衰减,Q越大阻带衰减越大,通带的混叠就越小,但Q越大,通带主瓣衰减也越大,所以Q不可太大,不宜超过5级。

cic滤波器原理详解

cic滤波器原理详解

级联积分梳状(Cascade Integrator Comb,CIC)[1]滤波器结构简单、标准化,是高速抽取器中十分简单有效的抗混叠滤波单元,已被广泛使用于多抽样率信号处理系统中。

其组成只有积分器、加法器、寄存器,没有乘法器,使得CIC滤波器非常适合在具有较强实时性和并行处理能力的FPGA 上实现。

但是其阻带衰减和通带波纹的相互抑制限制了其滤波性能。

锐化级联积分梳状滤波器[2]、CIC 滤波器的部分锐化[3]、在CIC 滤波器级联分解的基础上级联一级余弦滤波器[4]、二级补偿CIC 滤波器( TSC -CIC)[5]、内插二阶多项式级联积分梳状滤波器(ISOP-CIC)[6]都是用来进行CIC滤波器改进的技术。

但上述CIC 滤波器的改进或只是降低了通带衰减,或只是提高了阻带衰减,或同时降低通带衰减、提高阻带衰减,但是占用硬件逻辑资源较多。

一种性能良好的高效CIC抽取滤波器的设计

一种性能良好的高效CIC抽取滤波器的设计
的通 阻 带 进 行 优 化 , 得 C C 抽 取 滤 波 器 幅 频 特 性 得 到 很 好 的 改 善 。通 过 应 用 非 递 归 结 构 和 部 分 多 相 分 解 技 术 对 使 I C C 抽 取 滤 波 器 的结 构 进 行 分 解 , 出 一 个 能 实 现 任 意 抽 取 因子 的 改 进 的C C 抽 取 滤 波 器 的 实 现 结 构 。 后 的仿 真 I 得 I 最

种 性 能 良好 的 高 效 C C抽 取 滤 波 器 的 设 计 I
叶 和 忠 ,赵 利 ,彭 小 卫 ,周 胜 源
( 林 电 子 科技 大 学 信 息 与 通 信 学 院 , 西 桂 林 桂 广 510) 4 0 4
摘 要 : 对 传 统 C C 抽 取 滤 波 器 性 能 和 结 构 存 在 的 问 题 , 用 一 个 I O 针 I 利 S P滤 波 器 和 余 弦 滤 波 器 对 C C抽 取 滤 波 器 I
Y e H e hong,Zha ,Pe a z o Li ng Xiow e ,Zho i u She gy n n ua
( c o l f n o ma in a d C m m u ia in E g n e ig,Gul nv ri f e t nc T c n lg ,Gu l 4 0 4, S ho fr t n o o I o nc t n ie rn o in U ie st o c r i e h oo y i y El o i n 5 1 0 Chn ) i ia
表 明 : 设 计 方 法使 得 C C 抽 取 滤 波 器 性 能 得 到 改 善 , 现 结 构 高 效 , 实 际 工 程 中 有 很 大 的应 用 价 值 。 该 I 实 在

基于 Kaiser-Hamming锐化法的CIC滤波器性能改进

基于 Kaiser-Hamming锐化法的CIC滤波器性能改进
关键 词 : 化 法 ; 波 器 ; 进 锐 滤 改
1概 述
Kh ̄ t n n ̄ a c 瞄 i &lmrl r c m n 1 t # -豫 CC I 滤波器是一种结构简捷 ,效率极 高的 抽取或 内插滤波器 ,尤其适用于软 件无线 电通 信系统 中靠近 MD或 DA, 于高采样率 的数 / 处 营 字前端使用 。C C I 滤波器 的传输 函数决定 了它 星. 30 尚存在 自身固有 的缺陷 。其中直接造成信号失 真 的两个 缺陷是 __ 带下垂 (r p ; 阻带衰 a 通 ao ) . o b 儿L 减不充分。上述两种缺陷对抽取宽带信号时危 自 一 {盎 蠹 章 ( t n 害尤甚 ,必须加 以改进 。由 K i r Ha ig as 和 mm n e 图 1Ka e- a mig 化 法 ( n 1频 率特 性 i rH m n 锐 s m= = ) 提出的 CC锐化【 , 以改进以上性能。 ! 可 弦 盔肆0蘑寄酶嬲 c 2 K i rHa mig锐化法的原理 as — m n e 为了减小滤波器的通带下垂( ro )增大 dop , 阻带衰减 , a e H m i 提 出了一种有效 的 K s - a mn i r g 方法来锐化数字滤波器的频率 响应 。这种方法 的核心思想是 , 对同一基本滤波器重复使用。 这 类 滤波器 的ቤተ መጻሕፍቲ ባይዱ算结构 可以用 以下的数学表达式
() 1
攒 : 垃蔫赣 蓐E j | 确 叼: 镬 {
上式中, 通过重复使用同—基本滤波器 ) 得到具有锐化效果 的 ( )。其 中, 是归一化 f d 的数字频率, n和 m分别代表在 日 = 和Hf= )o ( 1 2 位置增加的零点个数 ,分别反 映了对折叠带 的 衰减度和通带 的平坦度 的修 正力度 , m越 n和 大, 修正力度越强 。 我们再对上式作一下深入分析 。 我们将上 式写成 以下形式 :

高速CIC插值滤波器的位宽与优化

高速CIC插值滤波器的位宽与优化

1432012年第09期,第45卷 通 信 技 术 Vol.45,No.09,2012总第249期 Communications Technology No.249,Totally高速CIC 插值滤波器的位宽分析与优化﹡聂 阳, 戈 华, 赵鹏宇(集宁师范学院 物理系,内蒙古 集宁 012000 )【摘 要】分析了级联积分-梳状(CIC,Cascaded Integrator Comb)插值滤波器的位宽增长原因,重点研究了CIC 插值滤波器非等值位宽的数据通路设计。

在此基础上利用Matlab 和Xilinx System Generator 开发工具搭建了电路的系统模型,最后通过现场可编程门阵列(FPGA,Field Programmable Gate Array)完成电路的寄存器传输级(RTL,Register Transfer Level)验证,仿真结果表明电路设计具有很高的有效性和可行性。

【关键词】CIC 插值滤波器;位宽;FPGA 【中图分类号】TN911.7 【文献标识码】A 【文章编号】1002-0802(2012)09-0143-03Analysis and Optimization of High-Speed CIC Interpolation Filter WidthNIE Yang, GE Hua, ZHAO Peng-yu(Dept of Physics, Jining Teachers College, Jining Inner Mongolia 012000, China )【Abstract】This paper analyzes the increase of CIC (Cascaded Integrator Comb) interpolation filter width, and focuses on the data path design of non equivalent width. Based on this and with Matlab and Xilinx System Generator development tools, the system model of the circuit is built up, and finally through FPGA (Field Programmable Gate Array) RTL (Register Transfer Level), the verification of the circuit is completed. And simulation indicates the effectiveness and feasibility of circuit design.【Key words】CIC interpolation filter; width; FPGA0 引言随着现代无线通信中数据传输率的增加,在一个信号处理系统中常常需要不同的采样率处理信号以及不同采样率的信号之间相互转换。

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

210
电 子 科 技 大 学 学 报
第 41 卷
数,取m=1,n=1,分两级实现,经过前级的抽取, 增加m、n的值计算量不会 有明显增加。用 [ H N1 ( z D1 )]K 代替 (3H 2 2H 3 ) 中的H,并在后面加一 级补偿滤波器 G( z D ) 。 则将式(14)中的 [ H N1 ( z D1 )]K 改 进为: H new ( z D1 )
(2) (3) (4)
s 20lg
H (e j0 ) H (e jw1 )

H (e j0 ) s 20lg H (e jw2 )
H n 1
C (n, s)(1 H )
s 0
m
s
(10)
经典的CIC抽取滤波器是由积分器、 加法器、 微 分器组成。该滤波器的频谱性能与参数K和D相关, 频谱响应为:
(3[ H N1 ( z D1 )]2 K 2[ H N1 ( z D1 )]3 K )G( z D ) [ H N1 ( z )] (3z
D1 2K
其中,
H N2 ( z ) 1 1 z D1 D) (20) (21)
式中, C (n, s) 为二项式分布系数;m、n的选择以及 对应的多项式组合见表1。 补偿函数为:
D G(e j D ) 1 sin 2 2
1 sin( wD / 2) (5) H (e jw ) D sin( w / 2) 当 D 一定时可以通过增加级数 K 获得需要的阻 带衰减 s ,但是增加级数同时也会增加通带衰减 s 。且当 f1 很大时通带内的平坦性会随K的增加急 剧变差。以下将针对这些问题进行改进。
第2期
姚远程,等: 宽带CIC抽取滤波器的一种改进方法
209
带截止频率 w1 处的衰减幅度为通带内幅度衰减最 大值;阻带截止频率 w2 处的幅度衰减是阻带内衰减 的幅度最小值。衡量滤波器的抗混叠性能优劣主要 以这两个点的衰减情况为参考。令信号带宽为 f1 , 固定采样率为 f s , w1 、 w2 、 s 、 s 分别为: 2πf1 (1) w1 fs
第 41 卷 第 2 期 2012年3月
电 子 科 技 大 学 学 报 Journal of University of Electronic Science and Technology of China
V ol.41 No.2 M ar. 2012
宽带CIC抽取滤波器的一种改进方法
姚远程1,蔡晓丽1,李湘鲁2,黄 嵩1
为了增加阻带衰减,对 [ H 2 ( z )]L 进行锐化变形。 利用 [ H 2 ( z )]L 代替 (3H 2 2H 3 ) 中的H,则改进后的 滤波器的Z变换为: H sh, m ( z )
H 2 ( z ) [ H1 ( z )] {3z
L
D1
2k
D1 D2 1 K / 2
1 H C11 ( z D1 ) D 1 z 1
(1. 西南科技大学信息工程学院 四川 绵阳 621010; 2. 中国工程物理研究院电子工程研究所 四川 绵阳 621900)
【摘要】经典CIC抽取滤波器处理宽带信号时幅频响应不理想,满足带外衰减指标时,通带衰减过大,难以满足抗混叠性 能要求。针对该问题,提出了一种改善性能的方法,在已有的分级抽取滤波器的基础上利用锐化技术提高滤波器阻带衰减, 并利用补偿滤波器在采样率降低后对通带进行额外补偿,减少计算量的同时使带内更平坦。仿真分析表明,改进后的滤波器 的通带衰减度均大于 0.002 dB,阻带衰减小于 57 dB,抗混叠性能优良。 关 键 词 算法; 数字滤波器; 多速率处理; 锐化技术 中图分类号 TN911 文献标识码 A doi:10.3969/j.issn.1001-0548.2012.02.007
H c ( z )[2 z H c ( z )]
(12) (13)
H c ( z ) H ( z )G( z D )
表1
参数m 1 1 2
幅度变化函数多项式形式
参数n 0 1 0 多项式 H 0
2H H 2
3H 2 2H 3 H 3 3H 2 3H
H m ( z) [ H1 ( z D1 )]K [ H 2 ( z)]L
2[ H1 ( z )]}
D1
K
(9)
式中,参数K、L、D1 、D2 取值详见文献[4]。 通过改进,将前级抽取降低采样率,减少第二 级中抽取和锐化过程的计算量和能量消耗。同时利 用多相结构实现滤波器 H 2 ( z ) ,并利用子结构分享 技术将乘以系数的操作转换为移位操作,进一步减 少计算量[8-9]。但改进后的滤波器在处理信号带宽大 而抽取倍数D很小的情况时,滤波器的通带衰减仍
1 1 z D1D2 H1 ( z ) D2 1 z D1 1 1 z D1 H 2 ( z) D1 1 z 1
D1
(6) (7) (8)
该改进方法可以使滤波器的通带变得很平坦, 弥补了经典CIC抽取滤波器处理宽带信号时通带衰 减过大的缺点。但是通带衰减得到补偿的同时,阻 带衰减也得到了补偿,阻带衰减也相应减少。所以 为了得到较好的阻带衰减,需要将式(10)中的m和n 值取得比较大,无疑会增加更多的计算量。 1.4 本文所提出的改进方法 根据上面提到的两种改进方法,本文提出另一 种改进型的 CIC抽取滤波器。利用文献[4]中提到的 将整个抽取分两级实现的结构,即 D D1 D2 ,则 整个滤波器的Z变换为: H N ( z) [ H N1 ( z D1 )]K [ H N2 ( z)]L (14) 利用多项结构实现前级抽取部分 ( H N2 ) L ,并利 用文献[10-11]中的子结构分享技术将系数乘法改成 移位实现减少计算量。沿用文献[4]中使用的 ACF函
2π w2 w1 D
然很大,不能得到相对理想的频率响应,该现象将 在性能对比分析中给出具体说明。 1.3 基于带通补偿的滤波器 文献[5]提到一种利用锐化技术针对通带补偿的 方法。 该补偿方式是将经典CIC抽取滤波器的频率响 应函数乘上一个补偿函数 G(e j D ) 后, 以幅度改变函 数 ACF(amplitude change function) 进行一个多项式 组合。幅度改变函数的一般表达式为: m (n s)! H 0 H n 1 (1 H ) s !s ! s 0 n
1.2 基于分级抽取的滤波器 文献[4]提到一种改进的 CIC抽取滤波器。将整 数倍抽取分成两部分实现,即 D D1 D2 。将经典 CIC抽取滤波器的频率响应 H (e jw ) 改进为:
K
(11)
文献[5]提到的改进方法是取m=1、n=0的情况, 改进的滤波器的Z变换为: H p ( z ) 2 H c ( z ) H c2 ( z )
1
1.1
CIC抽取滤波器的设计
经典的CIC抽取滤波器 抽取滤波器的抗混叠性强,反应在频率响应上
要求通带内尽量平坦,即带内容差 s 足够小及阻带 衰减 s 足够大[7]。 根据CIC抽取滤波器幅频特性, 通
收稿日期:2010 06 11; 修回日期:2011 11 25 基金项目:国家自然科学基金NSAF 联合基金(10876035) 作者简介:姚远程(1962 ),男,教授,主要从事雷达及通信收发系统等方面的研究.
Abstract The decimation filters of better performance is demanded in multi-rate process when wideband signal with high sample rate is processed by digital IF receiver. The frequency response of classic CIC decimation filters does not meet the requirement when it process wideband signal. The problem is that it has to increase pass-band attenuation to achieve the necessary stop-band attenuation with poor alias rejection. For solving the problem, the paper proposes an improved method which improves alias rejection by taking advantage of sharpening technique on the two-stage comb filter, and applies compensator filters in low sample rate with low computation to improve pass-band characteristics. The simulation result indicates that pass-band attenuation of proposed filter is over than -0.002dB, stop-band attenuation is less than -57dB, and anti-aliasing performance is better. Key words algorithms; digital filters; multi-rate process; sharpening technique 多速率处理系统是软件无线电接收机的关键组 成部分之一。它根据子信道的信号带宽,为与子信 道带宽所匹配的较低数据率,改固定采样所获得的 数据率,以达到减少计算量和存储量的目的[1-2]。抽 取过程容易产生信号混叠,抽取前需加抗混叠滤波 器电路[3-4]。CIC抽取滤波器是性能较好的一种抗混 叠滤波器,由微分器、抽取器、积分器构成,整个 滤波过程只进行加法即可完成[1]。 经典CIC抽取滤波器存在两个问题: 1) A/D采样 率高, CIC抽取的滤波器中梳状滤波器部分工作在最 大采样速率; 2) 处理宽带信号时, 抗混叠性能变差, 即阻带衰减与带内容差达不到要求[5]。文献[4]提出 一种改进的两级锐化梳状滤波器。将靠近 A/D的梳 状滤波器由多相结构实现,缓解高采样率的操作压 力,使后面的抽取部分工作在降速后的采样率,同 时改善频谱特性。但该方法在处理宽带信号时,仍 不能满足频响要求。文献[6]提出一种宽带 CIC抽取 滤波器,主要是通过补偿改进频谱响应,但无法解 决靠近A/D采样率高计算量大的问题。 本文针对特定多速率处理系统的要求,提出一 种改进型抽取滤波器。主要是结合文献[4-5]中提出 改进方法, 以适当增加计算量来换取频谱响应性能, 对经典抽取滤波器进行改进,经过性能对比分析, 具有较好的效果。
相关文档
最新文档