音频放大电路设计

本次作业，我们主要可以通过设计以下几个部分来实现对音频信号的无失真放大。

一、前置放大部分

首先，我们需要对信号进行带通滤波，我们采用2阶巴特沃思低通滤波器串联一个巴特沃思高通滤波器实现对信号的滤波，得到频率在20HZ到20KHZ之间的信号。

电路图如下：

仿真结果的波特图入下：

可以看出，在19.802KHZ，和20.309HZ处增益下降为5DB左右，而中频带处则增益为8DB，因此下降了正好了3DB。

其中参数的选择总体规则为电阻值最好为几十到几百K，因为电阻元件的精度不高，若取很小的值，则会引起很大的实际误差，严重影响设计后电路的实际运行，电容的选择一般在几百pf到100uf以内，具体选择如下：

低通滤波部分：截止频率Wc=(20*2*pi)KHZ，留有一定的余地选择为(21*2*pi)KHZ，由Wc=1/(R*C),我们取电容C=100pf，则得出R=76k，同理高通滤波部分：R=84k，C=0.1uf。

然后，由模拟巴特沃斯滤波器可知Avf=1.586，由1+R5/R6=1.586，同时为了尽量保持运放的同相端与反向端的输入电流一致，我们需要进行阻抗匹配，低通部分，同相端为2*R1=150k，我们选择R5=117.2k选择标称值118k,R6=200k。

最后检查输出电阻：由于一般运放的输出电阻很小为几十欧，而此电路对输入电阻要求也不高，我们可以选择常规的3288RT型的运放。

其次，对其进行线性放大，电路图如下：

其中由于在带通滤波部分放大了1.586^2=2.515倍，（查巴特沃斯表可知），在此部分，我们只需对小信号放大200左右即可。然而若采用一级放大，则由运放的增益带宽积=2M（定值）可知，此时的信号只能通过10k以下的部分，然而显然不符合任务要求，因此，我们采取两级放大的思路。即有上图，其中一级放大1+R1/R2=51倍，二级放大1+R4/R3=41倍，级联后总体增益为200倍左右。此时，允许通过的最高频率为40kHZ，满足任务要求。

二、带阻网络设计

根据题意，我们需要设计一个中心频率为10kHZ的带阻网络，要求最大衰减为-10DB。

因此，我们采取双T带阻滤波电路，电路图如下：

由节点导纳法，不难导出Wc=1/(R1*C2),其中C2=C3=0.5C1，R1=R2=2R3，其中Wc即为中心频率，则有10*2*pi kHZ=1/（R1*C2）；根据选择原则可令C2=1nf，则有R1=16K，其次由于

根据此网络的传递函数，若需只有负实部极点（稳定），则必须使负反馈增益<2。我们可以选择Avf=1.5，又Avf=（R4+R5）/R5,则可选R4=100K,R5=200K。

仿真结果如下：

可以看出，在10KHZ，附近下降了27DB，满足了题目要求

三、数字幅频均衡设计

首先，我们需要对信号进行处理，使得-5~5V(由前两部分放大得来)的交流信号转换成0~10v或者压缩成0~5v的直流信号,然后才能进行A/D转换。

所以可设计下图：

其中，1级放大器为射极跟随，2级为电位提升电路。

然后设计用VHDL语言在FPGA上写一个ADC控制器来进行读取AD采样后的数据。由于采样信号的频率范围是20hz~20KHZ,根据香农采样定理，为了防止频谱混叠，采样速率应大于2倍的信号最高频率，然而采样速率越高，则越精确，但是相同条件下的滤波器设计的阶数越高，增加了滤波器的空间与时间复杂度，所以应该权衡考虑，因此，我们选择了型号为ADS8505的16位模数转换器，其中ADS在整个温度工作范围内采样频率均为250KHZ，远大于信号最高频率的2倍（40khz），其中，其时序图如下：

可以很清楚的知道，当R/C,变低后的tpd时间段后，BUSY信号跳变为低，表示开始转换，当恢复为高时表示转换结束，DATA BUS上的数据输出所存，供CPU读取，CPU读取完数据以后，则立马再发送一个R/C的下降沿，接着开始第二次转换。

其中电路图如下：24 管脚为R/C输入端子，2,5接模拟地，4端加一个缓冲电容接地。27管脚接+5v电源。

根据上述的ADS8505可以较清晰的用VHDL写出此控制器的状态机。如下图：

然后，我们设计数字幅频均衡器。

由于IIR比FIR具有优势，特别是采用VHDL实现的IIR更是具有多种优越性。我们可以设计2阶IIR的直接1型滤波器，脉冲响应函数：

其结构如下图：

公式推导如下：

其中，d=-cos(Fc),H0=V0-1;其中V0为放大倍数，Fc为中心频率，bw为带宽，Fs为采样频率，可知

b0=1+（1+a）*H0/2;

b1=d*(1-a);

b2=-a-(1-a)*H0/2;

a0=1;a1=b1;a2=-a;

其中H0，V0均可又上面分析得出。

最后设计一个DAC控制电路，以及用VHDL对DAC写一个控制器。控制电路如下：

四、功率放大电路设计

最后，我们需要将FPGA输出的信号进行功率放大，用来启动一个音频的扬声器。由于题目要求的用分立元件搭建一个功率放大电路，并且要求效率高于60%，我们就只能采用甲乙类互补功率放大器。我们采用晶体管与集成运算放大器构成的OCL功率放大器，如下图:

其中，运算放大器为放大作用，将同相端输入的信号进行放大。R12，R11=1，作用是使电流实现负反馈，使得管子处于负反馈状态，使得工作点稳定，由于后级电路均为设计跟随器，放大倍数都近似为1。根据题目要求，输出功率为8w，负载电阻为8，则，输出电压为SQRT(2*po*Rl)=11.31V,并且，留有一定的裕度，选择VCC=20V,VEE=-20V，此时需要根据管子的最大集射电压，最大管耗，最大集电极电流来选择BJT，mos管。此电路的外环反馈由输出电压引入，这样可以使得使用者通过调节RP1来调节电压增益，并且实现电路的负反馈，使得静态时，运放的输出一定为0。而RP2的作用是使复合管处于微导通的状态，使得电路的交越失真最小化，因此，我们可以通过合理的选择RP2，R5的阻值来调节管子的微导通状态。而由于此级放大倍数=4，可以确定出R4，RP2。再取静态工作电流为1mA，可以算出RP2，R4。通过以上的叙述，我们可以得出上图中的元件参数。