CMP过程芯片表面氧化膜生成速度影响因素的分析
芯片cmp工艺

芯片cmp工艺CMP(Chemical Mechanical Planarization)是一种重要的半导体制造工艺,用于打磨形成超薄平面晶圆表面,以达到更精密的芯片制造。
CMP工艺在芯片加工过程中的作用主要体现在两个方面,一个是器件平面化,另外一个是通过控制材料去除率来实现特定的器件制造需求。
本文将对芯片CMP工艺进行深入探讨。
CMP工艺概述CMP工艺对于制造超大规模集成电路来说是一个至关重要的步骤,能够高效的去除表面残留物和平整晶圆表面,是目前最重要的器件制造技术之一。
CMP工艺采用了化学和机械方法结合的方式,使表面能够保持平整结构,并且能有效去除表面缺陷、氧化物和金属等质量问题。
这种工艺无论是在硅片的平整度还是表面光洁度方面都有出色的表现。
此外,它还可以根据需要将几种材料作为单独的工艺处理,以获得特定的性能要求。
CMP工艺主要包括三个部分,即机械研磨、化学反应和物理切割。
在研磨过程中,使用硬度较高的磨料粒子制造出微小的压力,使硅片表面产生微小的局部变形。
在这个过程中,使用化学反应来帮助去除表面的缺陷表面,从而获得更平整的表面。
最后是物理切割部分,这个过程是为保持表面平整度并去除表面残留,并且使表面更加光滑。
CMP工艺在芯片制造过程中具有许多有用的优点,比如下面列举了其中几个:1.达到高度平整的表面性能芯片表面的平整度需要能够达到纳米级别,对于器件性能的影响非常大,一个较发达的CMP工艺能够确保最终表面光滑度和平整度得到更好的保证。
2.控制表面成分通常情况下,芯片制造需要使用纯净的硅片,但是其他杂质也会赋予表面所需的特性,以更好地控制表面成分需要优化CMP的化学反应环境,并且改变CMP操作中的操作参数。
3.制备复杂的3D器件在制造3D芯片器件中,需要打磨出多个晶圆的表面,此时,CMP工艺可以通过控制不同的电压和电流等参数,让多层晶圆表面光滑度一致,并且达到更好的晶粒控制。
1、难以控制成本含有多种成分的CMP中的研磨液成分相对更复杂,制造成本较高,并且CMP操作时间较长,会消耗大量的研磨液和耗材,在整个芯片制造过程中占有比重较大,使得CMOS工艺的整体成本非常高昂。
半导体-第十四讲-CMP

抛光液流量:如果抛光液流量过低,不能及时带走抛光下来的化 学反应物, 如果抛光液流量过高,不经济
抛光时间:为防止过抛,根据去除率选择抛光时间,一般为1一3 分钟
抛光液
抛光液的成分决定着抛光液的性能,抛光液中 的化学成分主要用于加强抛光去除率及钝化保护 凹处。影响其成分的主要因素有络合剂、表面活 性剂、氧化剂、pH值、磨料
表面材料与磨料发生化学反应生成一层 相对容易去除的表面层,这一表面层通过磨 料中的研磨剂和研磨压力与抛光垫的相对运 动被机械地磨去。
在化学机械研磨的处理过程中,晶片表面薄膜与研磨剂, 研磨垫相互运动的机制里,包含了机械与化学作用。因此 在同样的机台下,配合晶片表面薄膜的材料特性。可能需 要不同的研磨剂与研磨垫的组合,才能获取工艺的最佳状 况。然而从实际生产的角度而言,主要的应用是在晶片后 段工艺介质膜的平坦化。
为了满足上述工艺的目标,第一代CMP机台功能已 具备:(1)以热交换系统,控制研磨平台的常温状 况;(2)精确控制与均匀的晶片施压;(3)精确控 制旋转速率;(4)维持机台乾净;(5)晶片装卸自 动化。最早完成的商品化设备为IPEC/Westech 372系列产品。此372系列可略分为9种功能:(1) 电脑监控及显示;(2)研磨剂帮浦与流量控制;(3) 研磨平台及排放:(4)卸晶片区:(5)上晶片区; (6)载具清洁区:(7)研磨垫整容器:(8)主臂驱动 装置;(9)研磨主旋臂。IPEC/Westech因为成功 开发出这种化学机械抛光设备,在1995年时拥有 全球75%以上市场。
对于钨CMP工艺,氧化铝(矾土)是最常用的 研磨料,由于它比其他大多数研磨料都更 接近于钨的硬度。钨通过不断的,自限制 的钨表面的氧化和随之以后的机械研磨被 去除。这种膏剂形成含水钨氧化物,被数 量级为200nm的氧化铝颗粒选择性去除。已 经表明,对于典型的CVD钨,当膜变薄时去 除速率增加。这与钨晶粒尺寸的改变相关。
改后,Reclaim CMP表面缺陷的优化与研究

随着科技的发展,在当前社会中,大规模集成电路、半导体器件等得到了越来越广泛的应用,对其可靠性、电能性等性能的要求也越来越高。随着IC集成度越来越高,要求硅片衬底表面有更好的平整度和洁净度。现在半导体生产中常用无图形硅片,按照一定的设计淀积不同的膜层来模拟真实的产品,监测设备及工艺条件,这种硅片称之为控挡片。控挡片按照不同的工艺需求经过一次或多次使用后,硅片表面产生很多损伤,这些表面损伤导致硅片无法再重复使用,这对半导体生产造成了非常大的开销,现在主流芯片厂靠从硅片制造厂家购买控挡片,使用后再进行循环加工满足生产需求,但要想控挡片满足工艺要求循环使用是一种降
Reclaim CMP表面缺陷
的优化与研究
姓名:
王玉
学号:
1301221682
院系:
软件与微电子学院
专业:
软件工程
研究方向:
集成电路设计
导师姓名:
孙雷副教授
二〇一六年九月
版权声明
任何收存和保管本论文各种版本的单位和个人,未经本论文作者同意,不得将本论文转借他人,亦不得随意复制、抄录、拍照或以任何方式传播。否则,引起有碍作者著作权之问题,将可能承担法律责任
Base on 300mmproductionline,this paper analyzes the status quo and development of integrated circuit, also introducethe study of copper produced by the CMPdefectissues, through the analysis of principle onreclaim wafersurface scratchand bined with the production of scratches case, obtained the scratch defect causes and solution methods.Defect comes mainly from two aspects.First aspect comes from themonitor cause wafer surface damage,Reclaim waferpolishnotenough, resultingremain some hole on wafer surface.The second aspect is the research on the machine itself, include the pad, the slurry, the disk andcleanmodule. Finally, through a lot of experiments and productionpractice systematic study of theCu CMP scratch the surface of the problem. We got a set of optimized process parameters, greatly reducing the CMP process scratch of the surface, to avoid defects caused due Scratch, improved product yield.
CMP加工过程中抛光速度对液膜厚度的影响分析

万方数据
[新设备·新材料·新方法】
郁炜,等CMP加工过程中抛光速度对液膜厚度的影响分析
·99·
荧光图像进行分析处理可得到如图6所示抛光转速与 液膜平均厚度的关系。
fluorescence)
0 引言 随着半导体工业的飞速发展,集成电路(Ic)电路
的设计线宽进一步的缩小,硅片作为IC芯片的基础材 料,其表面粗糙度和表面平整度成为影响集成电路刻 蚀线宽的重要因素之一。化学机械抛光(chemical me- chanical polishing),简称CMP,是目前能提供超大规模 集成电路(VLSI)制造过程中全面平面化的超精密技 术。用这种方法可以真正使整个硅晶片表面平坦化,
收稿日期:2008.07-21 基金项目:浙江省自然科学基金(YIIM241) 作者简介:郁炜(1974一),女,江苏如东人,讲师,博士研究生,主要研究方向为机械电子和电气自动化。
万方数据
·98·
2008年第6期
工过程中晶片下抛光液的流动特性的研究,讨论抛光 转速和抛光载荷对晶片下抛光液液体薄膜的厚度的影 响。由于抛光垫和晶片表面并不是绝对光滑,所以研 究抛光液液膜的平均厚度将会比较有代表性。 1 激光诱导荧光技术(LIF)
由于化学机械抛光过程中晶片与抛光垫紧压在一 起,其间的抛光液液膜厚度只有数十Izm,用接触式的 方法很难对液薄厚度进行在线测量,因此本研究采用 激光诱导荧光技术(LIF)H刮对CMP过程中试件下方 抛光液的液膜厚度进行观测,从而分析CMP过程中输 人参数对抛光液流场分布的影响。
铝氧化膜生成速度

铝氧化膜生成速度铝氧化膜是一种具有优异性能的表面膜层,它具有良好的耐腐蚀性、耐磨性和绝缘性等特点,因此被广泛应用于航空、汽车、电子、建筑等领域。
铝氧化膜的生成速度是影响其性能的重要因素之一,下面将从铝氧化膜的生成原理、影响因素和控制方法三个方面进行探讨。
一、铝氧化膜的生成原理铝氧化膜的生成是通过在铝表面形成一层致密的氧化层来实现的。
在氧化过程中,铝表面的氧化物与电解液中的氢氧根离子结合,形成氧化铝层。
氧化铝层的厚度和性能取决于氧化时间、电解液成分和电解条件等因素。
二、影响铝氧化膜生成速度的因素1.电解液成分:电解液成分是影响铝氧化膜生成速度的重要因素之一。
一般来说,电解液中含有氟化物、硫酸、磷酸等成分可以加速氧化过程,提高氧化速度。
2.电解条件:电解条件也是影响铝氧化膜生成速度的重要因素之一。
电解液的温度、电流密度、电解时间等条件都会影响氧化速度。
一般来说,电解液温度越高,电流密度越大,电解时间越长,氧化速度越快。
3.铝表面状态:铝表面的状态也会影响铝氧化膜的生成速度。
表面粗糙度越大,氧化速度越快。
此外,铝表面的清洁度也会影响氧化速度,表面污染会降低氧化速度。
三、控制铝氧化膜生成速度的方法1.优化电解液成分:通过优化电解液成分,可以加速铝氧化膜的生成速度。
一般来说,添加氟化物、硫酸、磷酸等成分可以提高氧化速度。
2.控制电解条件:通过控制电解条件,可以控制铝氧化膜的生成速度。
一般来说,提高电解液温度、增大电流密度、延长电解时间等条件可以加快氧化速度。
3.优化铝表面状态:通过优化铝表面状态,可以加快铝氧化膜的生成速度。
表面粗糙度越大,氧化速度越快。
此外,保持铝表面的清洁度也可以提高氧化速度。
综上所述,铝氧化膜的生成速度是影响其性能的重要因素之一。
通过优化电解液成分、控制电解条件和优化铝表面状态等方法,可以控制铝氧化膜的生成速度,从而获得具有优异性能的铝氧化膜。
CMP加工过程中抛光速度对液膜厚度的影响分析

( . e a m n f n r tnadEetcl n ier g Wet r c hj gU iesyo eh o g ,Q zo 20 0 C ia 1D pr e t f ma o n lc ia E g e n , s B a ho Z ei nvrt T cn l y uh u34 0 ,hn ; t o Io i r n i n f n a i f o
Ab t a t Du n h mi a c a i a oih n r c s a a tr a mp r n n u n e o h o h r ce siso sr c : r g c e c lme h n c l l i g p o e sp r mee sh si o t t f e c n t e f w c a a tr t f i p s a il l i c
2 T eMO e a oa r f ca a Mauatr adA tm tn Z e agU i ri ehooy Haghu30 1 C ia . h E K yLb rt yo hme n f ue n u a o ,hj n n e t o T cnlg , n zo 10 4, hn ) o Me l c o i i vs yf
第2卷第6 6 期 20 年 1 0 8 2月
轻 工 机械
Li tI u t y M a h n r gh nd s r ciey
V0. 6 No 6 12 . De . o C 2 08
[ 新设备 ・ 材料 ・ 方法 ] 新 新
CMP加 工 过程 中抛光 速度 对 液膜 厚度 的影 响分 析
郁 炜 ,吕 迅 楼 飞燕 ,
层间介质(ILD)CMP 工艺分析
层间介质(ILD)CMP工艺分析詹阳,周国安,王东辉,杨元元,胡兴臣【摘要】摘要:论述了层间介质(ILD)的类型及其在集成电路设计中的作用。
以典型层间介质SiO2为例,分析其CMP(化学机械平坦化)工艺过程的化学和机械作用机理,并在此基础上阐述影响CMP工艺的各项关键因素。
结合分析得出以SiO2作为层间介质进行CMP的技术要求,工艺流程和设备结构需求。
【期刊名称】电子工业专用设备【年(卷),期】2016(000)006【总页数】5【关键词】层间介质;平整度;抛光垫;修整器介质层是硅器件与金属层之间及金属层与金属层的电绝缘层,也称为层间介质ILD。
CMP工艺中应用最广的ILD层间介质,包括SiO2、BPSG(硼磷硅玻璃)、PSG(磷硅酸盐玻璃)、Polymers(高分子材料)、Si3N4(氮化硅)、Aerogels(气凝胶)及low-k类介质等。
随着多层金属布线层数增加,层间介质层的平坦化已成为IC(集成电路)制程中关键技术之一:淀积在器件或者金属层间的电介质层会随着层数的增加而加剧起伏,当金属互联层数达到3层以上后,光刻已经难以有效进行,而目前随着产品性能的逐渐提高,绝大多数的金属互联层都已经超过3层,此时对电介质的化学机械平坦化是唯一有效的全局平坦化技术,也是0.35 μm技术节点必备的制程。
SiO2是最为常见的层间介质,应用于做绝缘膜或隔离层,其平整度将影响后续金属层的制造,因为淀积的介质层覆盖着前端制造器件,且随着其表面高低而加剧起伏,导致后续制程的光刻难以聚焦,因此会有过多的堆积层需要以CMP 的方式去除,此过程没有明显的停止终点,以去除薄膜的厚度为标准,达到平整度要求即可。
因此对它的研究也成为CMP工艺的重点。
1 二氧化硅抛光结构类型[1]二氧化硅是半导体硅片制造中最先和最广泛使用CMP平坦化工艺,如果不进行CMP,则经过CVD(化学气相淀积)后的表面将会出现严重的起伏,直接导致后续的光刻无法聚焦;而经过CMP之后则形成的芯片图形结构清晰,不仅使得超大规模集成电路(ULSI)的制造成为可能,而且形成的器件的可靠性及良率都得到极大的改善,CMP设备及工艺也得到极大的提升和推广,如图1所示。
氮化镓cmp化学机械抛光_概述说明以及解释
氮化镓cmp化学机械抛光概述说明以及解释1. 引言1.1 概述氮化镓CMP化学机械抛光是一种常用于半导体制造过程中的表面处理技术,可以实现对氮化镓材料表面的平整化和清洁化。
随着氮化镓半导体器件在日常生活和工业应用中的广泛应用,对氮化镓CMP的研究与发展也日益重要。
本文旨在系统地介绍氮化镓CMP技术的基本原理、关键参数以及影响因素。
通过对近期研究进展的归纳与分析,总结出氮化镓CMP在半导体制造中的应用领域以及优化策略和挑战。
此外,还将探讨近期改进和创新对该方法进行了哪些改善,并提供了针对未来研究方向和工业应用前景的建议。
1.2 文章结构本文共分为五个部分。
第一部分是引言部分,在这一部分我们将概述文章所涵盖内容以及列举文中各个小节目录作简要说明。
第二部分将详细介绍氮化镓CMP技术的基本原理、关键参数以及影响因素。
首先会对化学机械抛光技术进行概述,然后重点讨论氮化镓CMP的基本原理以及CMP过程中的关键参数。
第三部分将探讨氮化镓CMP在半导体制造中的应用以及工艺优化策略和挑战。
我们将详细介绍氮化镓CMP在半导体制造中的具体应用领域,并对优化策略和挑战进行深入讨论。
此外,还会总结近期研究对氮化镓CMP方法进行的改进与创新。
第四部分将介绍氮化镓CMP实验方法和步骤,并对所使用的设备和材料进行简单介绍。
我们还会详细解释实验流程和步骤,并给出实验结果及数据分析方法。
最后一部分是结论与展望,在这一部分我们将对全文内容进行总结,回顾所得到的研究成果,并提出对未来氮化镓CMP研究方向和工业应用前景的建议与展望。
1.3 目的本文旨在提供一份系统、全面且准确地关于氮化镓CMP技术的文章,以满足读者对该技术原理、应用和发展的需求。
通过深入地研究和分析,本文希望能够促进氮化镓CMP技术在半导体制造领域的应用,并为未来的研究方向和工业应用提供有效的指导和展望。
2. 氮化镓CMP化学机械抛光的原理2.1 化学机械抛光技术概述化学机械抛光(Chemical Mechanical Polishing,简称CMP)技术是一种通过在制造过程中对材料表面进行仿佛研磨和化学反应的综合处理方法。
氧化膜短路
氧化膜短路一、氧化膜的形成原因氧化膜是指导电体表面由于长时间接触空气或水分等物质而形成的一层氧化物膜。
氧化膜的形成原因主要与以下几点有关:1.1 材料本身氧化膜的形成与材料的性质密切相关。
例如,金属材料、半导体材料等在空气中经过一段时间的长时间暴露,都会形成一层氧化膜。
1.2 环境条件氧化膜的形成还与环境的湿度、温度、气体成分等因素有关。
通常来说,潮湿的环境更容易促进氧化膜的形成。
1.3 加工工艺在材料的加工过程中,如焊接、沉积、蒸镀等过程中,必然会对材料的表面产生一定程度的氧化。
1.4 温度温度的升高或降低都会影响氧化膜的形成速度。
通常来说,温度越高,氧化膜的形成速度就越快。
以上是一些常见的氧化膜形成原因,而氧化膜一旦形成,就可能引发短路现象。
二、氧化膜短路的危害氧化膜短路会给电子设备带来严重的危害,主要表现在以下几个方面:2.1 设备损坏氧化膜短路可能导致设备的烧毁或损坏,从而造成设备无法正常运行。
2.2 安全隐患氧化膜短路可能会导致设备过热,甚至引发火灾等严重的安全隐患。
2.3 影响设备性能氧化膜短路会影响设备的性能,导致设备的工作效率下降,甚至无法正常工作。
综上所述,氧化膜短路对电子设备的正常运行造成了严重的挑战,因此必须采取有效的预防和处理措施。
三、预防氧化膜短路的措施为了避免氧化膜短路对设备造成损害,需要采取一系列有效的预防措施:3.1 材料选择在设计电子设备时,应选择具有良好抗氧化膜形成能力的材料,以降低氧化膜短路的概率。
3.2 密封保护对于易受氧化影响的部件,可以采用密封保护的措施,以防止氧化膜的形成。
3.3 控制环境在设备运行过程中,应控制环境的湿度、温度等因素,避免过度潮湿或干燥的环境对设备造成损害。
3.4 定期维护定期对设备进行维护和检测,及时发现氧化膜短路等问题,并采取相应的措施进行修复。
以上是一些常见的预防氧化膜短路的措施,通过这些措施,可以有效减少氧化膜短路对设备的影响。
CMP后清洗技术发展历程
CMP后清洗技术发展历程周国安;徐存良【摘要】T he paper analyses the post C M P technology com bing w iththe typical C M P equipm ent from 1980s. Such as: M ultiple tanks im m erse w et chem ical cleaning、in-line cleaning、200m m integrated cleaning、300m m integrated cleaning and the cleaning trend sub the20nm technology node. E ach post C M P cleaning technology com bing w ith the C M P equipm ent, analyzing its special、advantage and shortage.The paperanalysesthe industry postCM P cleaning from allaspect.%从80年代开始,结合当时最具代表性的CMP设备,分析当时的后清洗技术,如:多槽浸泡式化学湿法清洗、在线清洗、200mm集成清洗、300mm集成清洗及20nm以下的CMP后清洗趋势,每种后清洗技术都结合CMP设备明确分析其技术特色,优点和缺陷。
全面阐述CMP工业界的后清洗发展历程。
【期刊名称】《电子工业专用设备》【年(卷),期】2013(000)008【总页数】5页(P9-12,44)【关键词】化学机械平坦化;后清洗;RCA 湿法清洗;在线清洗;集成清洗【作者】周国安;徐存良【作者单位】中国电子科技集团公司第四十五研究所,北京101601;中国电子科技集团公司第四十五研究所,北京101601【正文语种】中文【中图分类】TN305.97由于抛光片的分界面化学反应和研磨微粒的存在,在 CMP(chemical mechanical planarization)工艺中,必然会引入表面缺陷和玷污。
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
现代制造工程 2006 年第 10 期
制造工艺 / 工艺装备
不断形成和去除过程。Liu 等[7]根据上述机理推导出 钨的抛光速率方程。Wrschka 等[8]也根据 Kaufman 提 出的机理,推导出抛光速度同氧化膜厚度成反比关系 的数学方程式。
上述研究者都对 CMP 过程氧化膜的形成进行了 定性描述,但都未能建立定量描述 CMP 过程氧化膜形 成速度数学模型。本文建立了一种定量描述 CMP 过 程氧化膜形成速度数学模型,并详细分析了机械作用 因素、化学作用因素、磨粒的粒度分布特性及磨粒 / 芯 片 / 抛光盘的材料特性参数对芯片表面氧化膜生成速 度的影响规律。
制造工艺 / 工艺装备
现代制造工程 2006 年第 10 期
CMP 过程芯片表面氧化膜生成速度影响因素的分析*
蒋建忠,赵永武 ( 江南大学机械工程学院,无锡 214063)
摘要 根据理论和试验分析,将机械化学抛光( CMP)过程分成两个阶段:化学作用主导阶段和机械作用主导阶段,并从 机械作用角度导出 CMP 过程两个阶段芯片表面材料去除率的数学模型,模型全面地考虑了抛光盘特性参数( 弹性模量、 硬度、表面粗糙度峰的尺寸分布)、CMP 工作参数( 压力和抛光速度)、抛光液中磨粒的机械作用和氧化剂种类、氧化剂浓 度等化学作用的影响。然后根据这两个阶段的平衡点导出定量描述芯片表面氧化膜生成速度的数学模型。详细分析机 械作用因素( 磨粒的浓度、磨粒的粒度分布特性)、化学作用因素( 抛光液中氧化剂种类、浓度)以及磨粒 / 芯片 / 抛光盘的 材料特性参数对芯片表面氧化膜生成速度的影响规律。该 CMP 过程芯片表面氧化膜生成速度定量模型的导出,对进一 步深入研究 CMP 材料去除机理和更加准确地控制 CMP 过程,具有一定的指导作用。 关键词:机械化学抛光( CMP) 氧化膜 数学模型 粒度分布 中图分类号:Tg115. 5 + 8;O484. 4 文献标识码:A 文章编号:1671—3133(2006)10—0051—05
在芯片制造业中,机械化学抛光( CMP)是目前保 证亚微米集成电路芯片同时保持整体和局部平面化 的唯一手段。CMP 是一个典型的材料化学磨损过程, 其机理涉及到摩擦学、力学、材料、表面物理和化学等 许多学科的知识。对 CMP 过程的精确控制很大程度 上取决于对其材料磨损机理的认识。目前国内在这 一领域的研究主要集中在 CMP 抛光液的研制、CMP 影响 因 素、以 及 CMP 电 化 学 行 为 等 方 面[1-4],而 对
!w 、!p 的值。可令:
( ) !w : f
Eps HW
Da
!!!!!!!!!!!!(4)
( ) f
Eps HW
为Eps HW
的函数。H
W
越大,磨粒压入芯片表面
( ) 深度 !w 越小,所以 f
Eps HW
应随 HW 增大而减小。
1. 2 整个接触面上的有效磨粒过程中材料微观磨损机理的研究较少。CMP 过 程是抛光液化学作用与磨粒机械作用的协同工作过 程。两者的协同效应对 CMP 效果有至关重要的影响, 因此,基于二者协同作用的 CMP 机理研究已成为国内 外研究的热点问题之一。
Kuide Oin[5]等根据磨粒压入氧化膜的深度,导出 综合 考 虑 化 学 作 用 和 机 械 作 用 的 CMP 模 型 方 程。 Kaufman 等[6]提出钨的 CMP 过程的实质是氧化膜的
际接触面积 Ar 上的磨粒数 N 为:
N
:
A(r
6" !D3
)2 /
3
!!!!!!!!!!!!(5)
式中:" 为抛光液中磨粒的体积浓度;D 为抛光液中磨
粒的平均直径。
在芯片与抛光盘接触过程中,总是大磨粒先起到
支撑作用,见示意图 2,小磨粒很容易被抛光液冲走。
所以,在 芯 片 与 抛 光 盘 的 最 终 接 触 状 态 下,只 有 部 分
52
粒与抛光盘接触特性的分析。 根据 Andrew Kim[12]对抛光盘的超弹性有限元分
析可知,抛光盘作用于单个磨粒上的力 Fp 为:
( ) ( ) Fp
:
4 3
Eps
Da 2
1 23
!p 2 + 5
Da 2
- 0. 15
! 2. 15 p
!!(1)
式中:!p 为磨粒在抛光盘上的压入量;Da 为参与切削 的有效磨粒的平均直径;Eps 为抛光盘与磨粒的当量弹 性模量。
Abstract On the basis of theoreticaI and experimentaI anaIysis,the CMP process is divided into two phases:chemicaI effect dominant phase and mechanicaI effect dominant phase. The modeIs of the two phases are deveIoped from mechanicaI angIe, which comprehensiveIy consider the infIuence of most vaIuabIes in the CMP process incIuding pad properties( moduIus,hardness,asperity sizes and distribution),processing conditions( down-pressure,veIocity)and sIurry characteristic(s abrasive mechanicaI effect,oxidant chemicaI effect). Then,from the baIance point of the two phases,a new modeI,which can guantitativeIy describes the generation rate of oxidized Iayer on wafer surface in CMP is deveIoped. MeanwhiIe,the infIuencing Iaws of the mechanicaI effect factor(s abrasive size distribution,abrasive concentration in sIurry),chemicaI effect factor(s oxidant sorts and concentration in sIurry)and abrasive / wafer / pad materiaI properties on the generation rate of oxidized Iayer are discussed and anaIyzed intensiveIy and comprehensiveIy. The modeIing of the generation rate of oxidized Iayer in CMP wiII further the research of the CMP materiaI removaI mechanism and offer a direction to controI the CMP process more accurateIy. Key words:ChemicaI MechanicaI PoIishin(g CMP) Oxidized Iayer MathematicaI modeI ParticIe size distribution
Factors influencing the generation rate of oxidized layer on wafer surface in CMP
Jiang Jianzhong,Zhao Yongwu ( SchooI of MechanicaI Engineering,Southern Yangtze University,Wuxi 214063,Jiangsu,CHN)
1
-
( k1 )]
!!!!!!!!!!!!!!!!!!(9)
1. 3 单个磨粒的材料去除率
就典 型 的 CMP 试 验 而 言,磨 粒 平 均 直 径 约 为 50nm[15],根据 Zhao 和 Chang[13]及 Luo[16]的 计 算,磨
粒压入芯片的深度只有 0. 02 ~ 0. 1nm,小于一个分子
* 江苏省自然科学基金项目( BK2004020);教育部回国人员启动基金项目( 教外司留[2004]527 号);清华大学摩擦学国家重 点实验室开放基金项目( SKLT04 - 06);江南大学重大基金项目(207000 - 21054200);江南大学预研基金项目(207000 - 52210434)
制造工艺 / 工艺装备
现代制造工程 2006 年第 10 期
Ar = C -(1
)1 / 2 F = C -(1 Epw
)1 / 2 pA0 Epw
!!!(8)
式中:p 为抛光过程的名义平均接触压力;A0 为芯片表
面积; 为抛光盘粗糙度峰顶平均曲率半径;Epw 为抛
光盘与芯片的当量弹性模量; 为粗糙度峰高尺寸分
布标准偏差;C 为常数,可取 0. 35[5]。
将式( 5 )和式( 8 )代 入 式( 7 ),并 将 正 态 分 布 概 率
密度函数 ( D + k1 D ) 化为标准正态分布可得:
Na
=
A(r
6 !D3
)2 /[3
1
-
( k1 )]=
C -(1
)1 / 2 >
pA(0 Epw
6 !D3
)2 /[3
抛光盘的材 料 较 软,芯 片 压 入 后,抛 光 盘 的 接 触 微凸体表面会包住磨粒,工作压力 F 由抛光盘的接触 微凸体和镶嵌磨粒共同承担,示意图见图 1。