信号完整性分析

合集下载

第12章 信号完整性分析

第12章 信号完整性分析


下面介绍如何使用Protel2004DXP进 行信号完整性分析: ������ 不论是在PCB或是在原理图环 境下,进行信号完整性分析,设计 文件必须在工程当中,如果设计文 件是作为Free Document出现的,则 不能运行信号完整性分析。 ������ 本章主要介绍在PCB编辑环境 下进行信号完整性分析。 ������

12.2 DXP 的信 号完 整性 分析



在DXP设计环境下,既可以在原理 图又可以在PCB编辑器内实现信号 完整性分析,并且能以波形的方式 在图形界面下给出反射和串扰的分 析结果。 ������ Protel具有布局前和布局后信号 完整性分析功能,采用成熟的传输 线计算方法,以及I/O缓冲宏模型进 行仿真。基于快速反射和串扰模型, 信号完整性分析器能够产生准确的 仿真结果。 ������ 布局前的信号完整性分析允许 用户在原理图环境下,对电路潜在 的信号完整性问题进行分析,如阻 抗不匹配等因素。但对于串扰,在 原理图环境下不能进行分析,因为 布局路由尚未建立。 ������

12.1 信号 完整 性分 析概 述
信号的振铃(ringing)和环绕 振荡(rounding)由线上过度的 电感和电容引起,振铃属于欠 阻尼状态,而环绕振荡属于过 阻尼状态。信号完整性问题通 常发生在周期信号中,如时钟 等,振铃和环绕振荡同反射一 样也是由多种因素引起的,振 铃可以通过适当的端接予以减 小,但是不可能完全消除。

在模型配置界面下,能够看到每个 器件所对应的信号完整性模型,并 且每个器件都有相应的状态与之对 应,关于这些状态的解释如图所示。



修改器件模型的步骤如下: ������ 1、双击需要修改模型的器件 (U1)的Status部分,弹出相应的 窗口如下页图 ������ 2、在Type选项中选择器件的 类型, ������ 3、在Technology选项中选择相 应的驱动类型, ������ 4、也可以从外部导入与器件 相关联的IBIS模型,点击Import IBIS,选择从器件厂商那里得到的 IBIS 模型即可。 ������ 5、模型设置完成后选择OK, 退出。

信号完整性常用的三种测试方法

信号完整性常用的三种测试方法

信号完整性常用的三种测试方法信号完整性是指在传输过程中信号能够保持原始形态和准确性的程度。

在现代高速通信和数字系统中,信号完整性测试是非常重要的工作,它能够帮助工程师评估信号的稳定性、确定系统的极限速率并发现信号失真的原因。

下面将介绍三种常用的信号完整性测试方法。

一、时域方法时域方法是信号完整性测试中最常见和最直观的方法之一、它通过观察信号在时间轴上的波形变化来评估信号的完整性。

时域方法可以检测和分析许多类型的信号失真,如峰值抖动、时钟漂移、时钟分布、幅度失真等。

时域方法的测试设备通常包括示波器和时域反射仪。

示波器可以显示信号的波形和振幅,通过观察波形的形状和幅度变化来判断信号完整性。

时域反射仪可以测量信号在传输线上的反射程度,从而评估传输线的特性阻抗和匹配度。

二、频域方法频域方法是另一种常用的信号完整性测试方法。

它通过将信号转换为频域表示,分析信号的频谱分布和频率响应来评估信号完整性。

频域方法可以检测和分析信号的频谱泄漏、频谱扩展、频率失真等。

频域方法的测试设备通常包括频谱分析仪和网络分析仪。

频谱分析仪可以显示信号的频谱图和功率谱密度,通过观察频谱的形状和峰值来评估信号完整性。

网络分析仪可以测量信号在不同频率下的响应和传输损耗,从而评估传输线的频率响应和衰减特性。

三、眼图方法眼图方法是一种特殊的信号完整性测试方法,它通过综合时域和频域信息来评估信号的完整性。

眼图是一种二维显示,用于观察信号在传输过程中的失真情况。

眼图可以提供信号的时钟抖动、峰值抖动、眼宽、眼深、眼高等指标。

眼图方法的测试设备通常包括高速数字示波器和信号发生器。

高速数字示波器可以捕捉信号的多个周期,并将其叠加在一起形成眼图。

通过观察眼图的形状和特征,工程师可以评估信号的稳定性和传输质量。

总结起来,时域方法、频域方法和眼图方法是常用的信号完整性测试方法。

它们各自具有独特的优势和适用范围,可以互相协作来全面评估信号的完整性。

在实际应用中,根据具体需求和测试对象的特点,选择合适的测试方法是非常重要的。

信号完整性分析与优化

信号完整性分析与优化

信号完整性分析的方法
▪ 电磁场分析
1.电磁场分析是通过求解麦克斯韦方程组来分析信号在传输过程中的电磁场分布和 耦合情况。 2.电磁场分析方法可以评估信号的电磁辐射、串扰和电磁兼容性等参数,适用于分 析和优化高速数字系统和复杂电磁环境下的信号传输性能。 3.通过电磁场分析,可以优化系统的布局和布线设计,降低电磁干扰和提高信号的 传输质量。
▪ 时钟同步技术
1.时钟同步的重要性:时钟同步对保证系统稳定性和数据传输的准确性至关重要。 2.时钟同步的方法:通过采用全局时钟、分布式时钟等方式,可以实现时钟同步。 3.时钟同步的评估:需要通过测试和仿真来评估时钟同步的效果,确保系统性能得 到提升。
▪ 信号均衡技术
1.信号均衡的作用:信号均衡可以补偿信号传输过程中的损耗和失真,提高信号质 量。 2.信号均衡的方法:通过采用线性均衡器、非线性均衡器等措施,可以实现信号均 衡。 3.信号均衡的评估:需要通过测试和仿真来评估信号均衡的效果,确保系统性能得 到提升。
时钟完整性分析
▪ 时钟抖动的分析和优化
1.时钟抖动是衡量时钟信号稳定性的重要指标。 2.通过分析时钟抖动的来源,可以采取相应的优化措施。 3.采用先进的抖动测量和分析工具可以提高优化效率。
▪ 时钟完整性的验证和测试
1.时钟完整性的验证和测试是确保系统稳定工作的重要环节。 2.采用合适的测试方法和工具可以检测出潜在的时钟问题。 3.对测试结果进行详细的分析和解释,可以为优化设计提供有价值的参考。
信号完整性的基本概念
信号完整性问题的来源
1.信号完整性问题可能来源于系统硬件、软件和环境等多个方面。 2.硬件方面的来源包括传输线效应、电源噪声、接地问题等。 3.软件方面的来源包括算法缺陷、数据处理错误等。环境方面的来源包括温度、电磁干扰等。

信号完整性分析

信号完整性分析

一所要面临的问题二一些有用的常识三电感电容及电阻的基础以及要注意的问题四传输线的问题以及反射等问题五有损线的损耗六差分信号和查分对的问题一所要面临的问题一单一网络的信号完整性二两个或多个网络间的串扰三电源和地分配中的轨道塌陷四来自整个系统中的电磁干扰和辐射一个重要的概念1:带宽的问题(注释2)对任意一个非理想的方波信号而言(电子系统这种波形非常常见,比如系统的时钟),该信号均可认为是由同频率的基波信号和高次谐波叠加而成。

假设一个1GHz 的时钟它是有1G 的基波加3次谐波再加5次谐波再加7次谐波组成的。

那个这个时钟信号的带宽就是7G.如果加到31次谐波了,那么这个信号的带宽就是31G。

随着叠加的谐波数越多叠加后的信号就越接近完美的方波。

换句话说那就是10%到90%上升时间越小。

可见信号的上升时间决定了信号的带宽。

这样确定系统时钟的上升时间就非常重要了。

为什么上升时间会这么重要呢?下面举例说明:大多数电路板而言会采用FR4板材,FR4板并非理想的无耗板材。

损耗的机理有两种第一导体损耗,第二介质损耗。

比损耗更为严重的是损耗对不同频率信号的损耗是不同,因为在物理上这涉及到介质充放电过程的快慢以及带来的损耗。

对一个4英寸(4000mil)的FR4传输线而言,这样的导线对8GHz的信号损耗达到能量的50%或幅值的70%.试想如果用这样的线去传导一个带宽为9G的1GHz的方波会怎样?结果就是组成这个方波的信号中九次谐波分量被严重损耗,而其他谐波分量也将不同成度的损耗。

这就导致方波的上升沿退化,比如原来上升边是50ps变成了1.5ns。

如果传输的信号频率是10MHz影响不大。

如果传输信号是500M,(2ns的周期)这下麻烦就大了去了。

下面引入带宽和上升时间的关系这是一个近似的经验上的估计:对于10%到90%上升时间来讲关系为:BW=0.35/RT(RT为10%到90%上升时间)也有一些资料给的上升时间是20%-80%上升时间。

电气工程中的信号完整性分析

电气工程中的信号完整性分析

电气工程中的信号完整性分析在当今高度数字化和信息化的时代,电气工程领域的发展日新月异。

从智能手机到超级计算机,从医疗设备到航空航天系统,电子设备在我们的生活中无处不在。

而在这些复杂的电子系统中,信号完整性成为了确保设备性能稳定、可靠运行的关键因素。

信号完整性,简单来说,就是指信号在传输过程中保持其准确性、完整性和及时性的能力。

如果信号在传输过程中出现失真、衰减、反射、串扰等问题,就可能导致系统性能下降、误码率增加、甚至系统故障。

因此,对电气工程中的信号完整性进行深入分析和研究具有极其重要的意义。

首先,让我们来了解一下信号完整性问题产生的原因。

信号在传输线上传播时,会遇到各种阻抗不匹配的情况。

比如,当信号从驱动源输出,经过传输线到达负载时,如果驱动源的输出阻抗、传输线的特性阻抗和负载的输入阻抗不匹配,就会引起信号的反射。

反射的信号会与原信号叠加,导致信号波形失真。

此外,相邻传输线之间的电磁耦合会产生串扰,使得相邻信号之间相互干扰。

同时,传输线的损耗会导致信号的衰减,从而影响信号的强度和质量。

为了分析信号完整性问题,我们需要一些重要的工具和技术。

时域反射计(TDR)就是其中之一。

TDR 可以通过向传输线发送一个快速上升的脉冲,并测量反射回来的脉冲,来确定传输线中的阻抗不连续点和故障位置。

另一个常用的工具是示波器,它可以直观地显示信号的波形,帮助我们观察信号的失真、噪声等问题。

此外,还有一些仿真软件,如ADS、HFSS 等,可以在设计阶段对电路进行建模和仿真,预测可能出现的信号完整性问题,并提前采取优化措施。

在实际的电气工程应用中,信号完整性问题在高速数字电路中尤为突出。

随着数字信号的频率不断提高,信号的上升时间和下降时间变得越来越短,这对信号传输的要求也越来越高。

例如,在计算机主板上,高速的总线信号需要在严格的时序要求下进行传输,如果出现信号完整性问题,可能会导致数据传输错误,影响计算机的性能。

在通信系统中,高速的射频信号也需要保持良好的完整性,以确保信号的质量和传输距离。

第13章 信号完整性分析[31页]

第13章  信号完整性分析[31页]

13.6.4.设置信号完整性分析的规则
1.在PCB编辑环境中,执行【Design】/【Rule】命令,则系统弹出PCB 规则和约束编辑器。 2.选择其中的“Signal Integrity”选项,新建一个信号下降沿过冲(Overshoo t-Falling Edge)的分析规则,具体参数设置对话框如图13-35所示。
13.4.6进行信号完整性分析
1执行【Tools】/【Singnal Integrity…】命令,则系统开始进行初步分析, 打开了信器左下角的
按钮,在弹出的菜单中执行 相关的详细信息,如图所示。
命令,以查看NetR1全部
3.在图13-37中双击“NetR1”行或选中“NetR1”行,再单击>,NetR1添加 到右边的网络栏中,与该网络线连接的元器件的名称添加到右边元件符 栏中。如图所示。
13.4.2信号完成性分析项目的建立
。 1. 完成环形振荡电路项目的建立,如图所示
2. 完成环形振荡电路图原理图绘制,如图所示。
3. 完成环形振荡电路的PCB布线,如图所示。
13.6.3 设定元件的SI模型,加入规则
13.6.3.1电源规则设置的操作
(1)执行菜单命令【Place】/【Directives】/【PCB layoit】,分别在原理 图中相关的电源符号与接地符号上放置两个PCB布局标签,如图所示。
(5) 双击选中的Supply Nets选项,打开电源网络参数值设置对话框, 输入所设定的电压值为5V,如图所示。
(6) 单击
按钮,依次返回,即完成了直流电源网络规则的设置。
按照同样的操作,可以完成接地网络规则的设置,其电压参数值输入为0V。
13.4.3.2激励信号设置的操作
(1)激励信号规则设置与电源规则设置类似,相同的操作步骤有(1)、 (2)和(3),不同的是在第(4)步,在弹出的选择设计规则类型对话 框Signal Integrity类型中,激励信号选择代表电源网络的Signal Stiulus等 选项,如图所示。

信号完整性分析第一讲

信号完整性分析第一讲

• 周期性加载
图0-1 单个网络的各种互连拓扑情况
图0-2
高速IEEE-1394视频采集系统
0.3 信号完整性分类
信号完整性讨论的主要对象是数字信号,人们 谈的只有数字信号完整性,一般不说模拟信号的 完整性。这是由于数字信号的非理想退化而呈现 的一种模拟效应。主要内因是非常短的数字信号 前后沿(简称前沿)包含大量丰富的高频成分。 按照通常的说法,目前信号完整性研究主要分 为芯片和PCB两个着力点。二者原理上相通、技 术上有别。 SI的分析和测量,有时域和频域两类视点和 途径。
电路图给出元器件及其互连关系。而同一个网络,电属性相 同,其互连拓扑关系可能如下:点到点;星簇 (star cluster)是每
个器件通过长度相等的传输线连接到中心节点上;菊花链 (daisy
chain) 是一条长传输线从每个器件附近经过,器件通过短桩线连 在主传输线上。
• 点到点
• 近、远端簇
• 菊花链
SOP。
各层次真实的互连线有:芯片内各种连线及孔、压焊点、封装 引线、引脚;PCB板的线接头、线条、过孔、接插件;各种连 接电缆。此外,还涵盖各种无源元件;电阻、电容、电感;以 及介质、基板、屏蔽盒、机箱、机架等。而各个层次的器件则 另当别论。把它们看作驱动源和接收器宏模型。
图0-0
五种PCB及系统级中的互连线条形式
在每个转换端口需要10万个以上的晶体管来实现有效的串并并串转换及对抗信号变形失真的预加重有源均衡和传输线中的rc无源均衡技49同层屏蔽线gndddgnd屏蔽层衬底层gnd图012芯片内对抗线间串扰的屏蔽措施剖面说明50图013为了减小电感实际pcb去耦电容过孔的安装情况51去耦电容dd芯片内核gnd图014去耦电容消除地弹仍不如芯片内去耦52图015电缆外加装扼流圈防止emi

《DDR4高速并行总线的信号完整性仿真分析》范文

《DDR4高速并行总线的信号完整性仿真分析》范文

《DDR4高速并行总线的信号完整性仿真分析》篇一一、引言随着科技的快速发展,电子系统的数据传输速率和数据处理能力需求不断提高。

在众多数据传输技术中,DDR4(第四代双倍速率动态随机存取存储器)以其高速并行传输的特点被广泛应用。

然而,随着数据传输速率的增加,信号完整性的问题变得日益突出。

因此,对DDR4高速并行总线的信号完整性进行仿真分析显得尤为重要。

本文将详细探讨DDR4高速并行总线的信号完整性仿真分析的方法和结果。

二、DDR4高速并行总线概述DDR4是一种同步动态随机存取存储器,其数据传输速率远高于前几代产品。

它采用并行传输的方式,通过多条数据线同时传输数据,大大提高了数据传输效率。

然而,随着数据传输速率的增加,信号的衰减、反射、串扰等问题也逐渐凸显出来,影响了信号的完整性。

三、信号完整性仿真分析方法为了确保DDR4高速并行总线能够稳定、高效地传输数据,我们采用了信号完整性仿真分析的方法。

这种方法通过对总线系统进行建模,模拟实际工作情况下的信号传输过程,从而预测和分析可能出现的信号完整性问题。

1. 建模与仿真:首先,我们根据DDR4总线的实际结构和工作原理,建立了详细的物理模型。

然后,利用仿真软件对模型进行仿真,模拟信号在总线上的传输过程。

2. 信号衰减分析:在仿真过程中,我们重点关注信号的衰减情况。

通过分析信号在传输过程中的幅度变化,我们可以了解信号的衰减程度和原因。

3. 反射与串扰分析:除了信号衰减外,我们还关注信号的反射和串扰问题。

通过仿真分析,我们可以找出反射和串扰的来源,并采取相应的措施进行优化。

4. 时序分析:时序是高速总线设计中另一个关键因素。

我们通过仿真分析时序参数,确保数据的正确传输和接收。

四、仿真结果与分析通过仿真分析,我们得到了以下结果:1. 信号衰减:在高速传输过程中,信号的衰减是不可避免的。

然而,通过优化电路设计和采用适当的匹配措施,我们可以有效地减小信号的衰减程度。

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

一所要面临的问题二一些有用的常识三电感电容及电阻的基础以及要注意的问题四传输线的问题以及反射等问题五有损线的损耗六差分信号和查分对的问题一所要面临的问题一单一网络的信号完整性二两个或多个网络间的串扰三电源和地分配中的轨道塌陷四来自整个系统中的电磁干扰和辐射一个重要的概念1:带宽的问题(注释2)对任意一个非理想的方波信号而言(电子系统这种波形非常常见,比如系统的时钟),该信号均可认为是由同频率的基波信号和高次谐波叠加而成。

假设一个1GHz 的时钟它是有1G 的基波加3次谐波再加5次谐波再加7次谐波组成的。

那个这个时钟信号的带宽就是7G.如果加到31次谐波了,那么这个信号的带宽就是31G。

随着叠加的谐波数越多叠加后的信号就越接近完美的方波。

换句话说那就是10%到90%上升时间越小。

可见信号的上升时间决定了信号的带宽。

这样确定系统时钟的上升时间就非常重要了。

为什么上升时间会这么重要呢?下面举例说明:大多数电路板而言会采用FR4板材,FR4板并非理想的无耗板材。

损耗的机理有两种第一导体损耗,第二介质损耗。

比损耗更为严重的是损耗对不同频率信号的损耗是不同,因为在物理上这涉及到介质充放电过程的快慢以及带来的损耗。

对一个4英寸(4000mil)的FR4传输线而言,这样的导线对8GHz的信号损耗达到能量的50%或幅值的70%.试想如果用这样的线去传导一个带宽为9G的1GHz的方波会怎样?结果就是组成这个方波的信号中九次谐波分量被严重损耗,而其他谐波分量也将不同成度的损耗。

这就导致方波的上升沿退化,比如原来上升边是50ps变成了1.5ns。

如果传输的信号频率是10MHz影响不大。

如果传输信号是500M,(2ns的周期)这下麻烦就大了去了。

下面引入带宽和上升时间的关系这是一个近似的经验上的估计:对于10%到90%上升时间来讲关系为:BW=0.35/RT(RT为10%到90%上升时间)也有一些资料给的上升时间是20%-80%上升时间。

用线性变化过去就行。

比如说信号的上升时间为1ns,则其带宽就到了0.35GHz。

而上升时间为1ns的信号很可能就是100M的时钟。

还会有一些比较尴尬的情况,不如无法得知准确的上升时间。

要知道不是时钟的频率而是上升时间决定了带宽。

从原理上将上升时间一定要小于周期的50%,在很多处理中典型的上升时间很可能是周期的10%,而这个时间会随着不同的器件波动,有一个合理的归纳为上升时间是周期的7%。

按着来算带宽为频率的5倍。

BWclock=5*Fclock。

互联线的带宽:互联线的带宽指的是能被互联线传输且损耗不是很大的最高正弦波频率分量。

(注释3)损耗不是很大是很难定义的,到底多大是很大。

不同方向有不同的标准。

在这里我们用幅值减少为入射值的70%来定义。

本证上升时间:RTinterconnect=0.35/互联线的带宽。

比如以上例来讲,4英寸50欧的FR4线互联线带宽为8G。

那么该互联线的本征上升时间为:RTinterconnect=0.35/8GHz=0.043ns.一个信号输入一条互联线的信号的输出上升时间为:RTout*RTout=RTin*RTin+RTinterconnect*RTinterconnect;例如在4英寸的互联线中输入上升时间为50ps的信号,那么信号经传输后的上升时间为:sqrt(50*50+43*43)ps=67ps。

要使互联线对信号的上升时间造成的增量不超过10%,互联线的本征上升时间就要小于该信号上升时间的50%。

从频域的角度来看,为了较好的传输1G的信号则互联线的带宽最少为信号带宽的两倍。

下面分别从四个方面来谈这几个问题:一单一网络的信号完整性:.如果信号感受到的阻抗保持不变,则信号就不会失真。

然而,一旦阻抗发生变化,信号就会在变化处发生反射,并在通过互联线的剩余部分时发生失真。

如果阻抗改变程度足够大,失真就会导致错误的触发。

最常见的突变发生在线条端点处,通常是驱动源输出端开路高阻或者低阻。

以下有几个方面会导致阻抗的突变,布板时要注意:1:线宽的变化2:层的变换3:返回路径平面上的间隙(注释1)4:接插件5:分支线,T型线或桩线6:网络末端通常认为的振铃现象实际上是由阻抗突变产生的反射引起的,解决上述问题的基本办法有一下几种:1:使用线条阻抗为常量的或者可控的电路板,这通常意味这使用均匀的传输线。

2:提供使沿线阻抗保持不变的拓扑结构和布线规则。

3:最后,在关键的地方放置电阻来控制反射并设法使接受到的信号干净些任何突变对信号产生的影响与信号的上升边有关,随着上升边变短,失真的幅度增大。

传输线的特征阻抗以及传输线的基础1:地(注释4)在高频时,信号路径和返回路径的回路电感要最小化,这就意味这只要导体的情况允许,返回路径会尽量靠近信号路径分布。

即返回电流是紧靠着信号电流的。

而传统上认为地是返回电流的汇合点,这种观点是错误的!2:信号通常把狭窄的那条叫做信号路径,而地平面(也可以是电源平面)叫做返回路径。

3:均匀传输线几何结构中的两个基本特征完全决定了传输线的电气特性即导线沿线横截面的均匀程度和两导线的相似程度。

在整条导线中,若几何结构和材料属性发生变化,传输线就是不均匀的。

例如两条导线的间距(这里指的是信号线和电流回路之间的距离)是变化的而不是恒定的,那么它就不是均匀传输线。

双列直插(DIP)或扁平封装(QFP)中的一对引脚就是非均匀传输线,接插件的相邻线条也通常是非均匀传输线。

除非非均匀足够短否则就会引起信号完整性的问题。

在信号完整性的优化设计过程中,其中一个目标就是:将所有互联线设计成均匀互联线并减少所有非均匀互联线的长度。

相似程度:如果两个导线的形状和大小都一样,即他们是对称的,这种线叫平衡传输线。

像微带线就不能成为平衡传输线,因为信号线和地是不可能大小和形状一模一样的。

一般来讲,绝大多数传输线,无论是平衡还是非平衡,它对信号质量和串扰都没有影响,然而返回路径的结构将严重影响地弹和电磁干扰问题。

4:传输线上的信号速度(注释5)电磁场的建立的快慢决定了信号的速度。

突变的电压产生突变的电场和磁场,这种场链在传输线周围的介质材料中以变化的电磁场的速度传播。

场链的速度为:V*V=12*12/材料的相对介电常数*材料的相对磁导率单位是英寸每纳秒空气中相对介电常数和相对磁导率都是1,光速为12in/ns.在FR4中介电常数为4左右,有一个简单的经验是FR4板中信号的速度是6in/ns.时延和互联线之间的长度关系为TD=Len/VTD为时延,单位nsLen 为互联线长度,单位inV表示信号速度为in/ns例如在FR4板材中长为6in的互联线中时延为T=6in/6in/ns=1ns前沿的空间延伸每一个信号都有一个上升时间RT,当信号在传输线上传输时,前沿就在传输线上拓展开来,呈现出空间上的延伸。

如果我们停滞时间并观察传输线上电压的分布情况就会发现如下图:(注释6)传输线在上升时间内的长度d,取决与信号的传播速度和上升时间d=RT*Vd:表示上升时间的空间延伸,单位 inRT表示信号上升时间,单位nsV表示信号速度,单位为in/ns许多有关电路工作不佳的信号完整性问题,都和突变与前沿空间延伸的相对大小有关。

所以,理清楚所有信号前沿的空间延伸是个好主意。

5传输线零阶模型以及瞬态阻抗(注释7)一根传输线,一个电流回路可以用一系列的电容并联来表示,当信号电压在上面传输的时候实际上是对电容重放电的过程。

电源的充放电过程如下,电源先对离电源最近的电容C1,C2……充电,由于信号传输有一定速度,远端的电容Cn,Cn+1,Cn+2……暂时并未有电荷充上电,随着信号传输在时间上的延长,远端的电容最终也将充上电。

信号进而完成了在信号线和回路上的传输。

信号的电压是由信号源提供的,而电流则是由要充电的电位长度电容大小和电容充电时间决定。

只要信号的速度和单位长度电容一定,那么从信号源注入导线的电流就是恒定的。

那么信号受到的阻抗就是恒定的。

注意信号线的宽度,信号线和地回路之间的厚度以及之间的介质都将决定并联的一些列电容的大小。

这些因素将会影响信号受到的阻抗大小。

信号源的电压是恒定的,流过导线的电流也是有的,这个电压和电流的比值就是信号线的瞬态阻抗:Z=83*(ε)½/Cl。

Z表示传输线的瞬态阻抗,Cl表示单位长度电容量,单位是pF/inε表示材料的介电常数由上式可以看出信号受到的瞬态阻抗由传输线的两个固有参数决定,即传输线的横截面积和材料特性。

特征阻抗:有一种反映传输线特性的恒定瞬态阻抗,我们把它称为传输线的“特征阻抗”。

特征阻抗在数值上与瞬态阻抗相等,它是传输线的固有属性,仅仅与材料特性,介电常数和单位长度电容量有关,而与传输线长度无关。

我们把均匀横截面传输线称为可控阻抗传输线,也可以说把沿线特征阻抗是一个常量的传输线称为可控阻抗传输线。

传输线特征阻抗的计算1.经验法则2.近似法3.二维场求解器两个有用的经验准则:(注释8)对于FR4板材而言50欧姆的微带线线宽等于介质厚度的两倍。

而对于50欧姆的带状线而言其两平面间的总介质厚度等于线宽的两倍。

对于微带线而言推荐的通用近似式为:Z0=87Ω*ln[(5.98h)/(0.8w+t)]/(1.41+ε)½Z0表示特征阻抗,单位是欧姆h表示信号线与平面间的介质厚度,单位是milw表示线宽,单位是milt表示金属厚度,单位是milε表示介电常数对于带状线而言推荐的通用近似式为Z0=60Ω*ln[(2b+t)/(0.8w+t)]/(ε)½符号表示与上式相同唯一有变化的是b 表示平面间距离然而上述两个式子仅仅是一种近似,尽管这种近似在阻抗是50左右时很准确但是阻抗变小的时候偏差就会很大(偏差25%)。

并且在考虑到二阶效应影响时近似的估计式子也会失效。

在这种情况下需要使用二维场求解器。

几何结构均匀是使用二维场求解器的基本前提,即整条传输线的横截面形状是相同的。

除了精确计算特征阻抗的值以外,二维场求解器还可以分析出二阶因素的影响。

如:1.返回路径的宽度(注释9)2.信号线条的厚度3.表面线条上阻焊层的存在4.有效介电常数首先对于返回路径的宽度,由于线条边沿的边缘场与介质厚度成比例变化,所以要想使导线的特征阻抗与返回路径为无穷宽时的偏差不超过1%,信号路径两边返回路径的延伸宽度应该大于介质厚度的三倍。

对于信号线条的厚度而言,当金属厚度增加时,边缘场的电容就增加,特征阻抗就减少。

而增加金属片厚度也意味着增加了信号路径和返回路径的电容,这也意味着特征阻抗的减少。

一个经验法则是信号路径厚度每增加一个mil,特征阻抗下降约2欧姆。

同样,在微带线上覆盖一层很薄的阻焊层,边缘场电容就会增加,特征阻抗就会减小。

相关文档
最新文档