第五章 同步时序逻辑电路
同步时序逻辑电路

4)选择触发器的类型及个数(2n-1M 2n,其中M是电 路包含的状态个数)。 5)求电路的输出方程及各触发器的驱动方程:根据各触 发器的次态方程,二进 制状态表求出触发器的激励函数 表达式和电路的输出函数表达式,并予以化简。 6)画逻辑电路图,并检查自启动能力。
五、画逻辑电路图:
1)先画出所选的触发器,并按状态表中状态变量的顺序 给触发器编号。 2)根据激励函数、输出函数写出组合逻辑图。 3)最后画出同步时钟信号线。
二、状态化简:
1、隐含表法:基本思想:先对原始状态表中的所有状态两两 比较,找出等效状态对;然后利用等效关系的传递性,得到 等效类和最大等效类;最后将最大等效类中的状态合并,得 到最小化状态表。
2、步骤:1)作隐含表:隐含表是一个直角三角形网格,横 向和纵向格数相同,即等于原始状态表中的状态数减1。隐含 表中的方格是用状态名称来标注的,即横向从左到右按原始 状态
1)设立初始状态:(时序逻辑电路在输入信号开始作用之 前的状态称为初始状态)。
首先设立初始状态,然后从初始状态出发考虑在各输入作用 下的状态转移和输出响应。
2)根据需要记忆的信息增加新的状态。 应根据问题中要求记忆和区分的信息去考虑设立每一个状态。 一般说来,若在某个状态下出现的输入信号能用已有状态表 示时,才令其转向新的状态。
例4 , P224
§6.1 时序逻辑电路的基本概念
一、时序逻辑电路的基本结构及特点:
1、基本结构:由组合电路和存储电路(延迟元件和触 发器),两部分组成。
2、逻辑关系:1)输出方程Z=F1(X,Qn);2)驱动 方程(激励函数):Y=F2(X,Qn);3)状(次) 态方程:Qn+1=F3(Y,Qn)。 3、特点:1)它由组合电路和存储电路组成。2)时序 逻辑电路中存在反馈,因而电路的工作状态与时间因 素相关,即时序电路的输出由电路的输入和电路原来 的状态共同决定。
状态化简.ppt

4 1,3× 1,6 ×
5
√
1,2 1,5
× 1,5
6 1,2
1,4 × × 4,6 4,5 2,5
2,6 ×
1
2
3
45
1
最大相容
6
2
{1,2,5},{1,6},{2,4,5}
5
3 {3,6},{4,6}
4
22
例5.5-6 简化图示状态表
计算机科学与技术学院
X2X1
y
00
01
1 3/0 1/*
2 6/* 1/0
如果M’是状态表M的简化状态表,则M’应满足: (a)覆盖性:∨对yi∈M,至少存在一个Cj∈M’,使M’覆盖了M的全部状态,我们
就称M’满足覆盖性; (b)闭合性:∨对yi∈M,至少存在一个Cj∈M’,使Ci的次态∈Cj,即M’中状态的
次态仍是M’的状态,我们就称M’满足闭合性; (c)状态个数最少。
# 3,4,5
4,5
√√√
√√√ √√
闭合性 01 4,5 1,2,3
1,5 1,2,3 1 1,2
不闭合
y / z
(4)简化表
①作闭合覆盖表; ②找一个最小覆盖;
yx 0
1
③检查闭合性,若满足转⑥;
(1,2,3) A B/0 A/0
④消去相交部分,再查闭合性, 若满足转⑥;
⑥作简化状态表。
(4,5) B A/1 A/1
P153例5.5-2 确定下列隐含表的最大相容
步骤:
1
2 2,6
1)用分布在圆周上的点表示各状态;6
2 3× √
2)用直线连接各相容状态对;
4 1,2 × √
3)找出各“最大完备多边形”
数字逻辑与数字系统之时序逻辑电路【可编辑PPT】

寄存器的功能 — 接收、存放、传送数据。 寄存器的组成 — 触发器及门电路。 说明:对寄存器中的触发器只要求它具有置1、
置0的功能即可,因而无论用何种类型的 触发器都可组成触发器。
2. 寄存器的种类 1)并行输入寄存器
输入数据可同时送入寄存器内。
3)功能 这是一种功能较齐全的移位
寄存器,具有清零、左移、右移、 并行加载、保持五种功能。
保— 持 Q0n1Q1n1Q2n1Q3n1Q0nQ1nQ2nQ3n
并行— 加 Q0n载 1Q1n1Q2n1Q3n1D0D1D2D3
4)用74194实现左移、右移及
并行加载。
右移串出
数据
Q0 DIR
DIL
Q1 Q2 Q3S1 74LS194 S0
1/0 0/0
并每当转换为10状态(最大数)时,输出Z=1。
10
图5.2.5 例5.2.1完整的状态图
当X=1时,按照减1规律从10→01→00→10循环变化, 并每当转换为00状态(最小数)时,输出Z=1。
所以该电路是一个可控的3进制计数器。
三、异步时序逻辑电路的分析举例
例5.2.2:试分析图5.2.7所示的时序逻辑电路
1K& R
FF2
Q 1J& C1 1K& R
Q1
FF1 Q 1J
C1 1K R
Q0
1 FF0
Q 1J C1 1K R
分析状态图可见:
CP计数脉冲 CR 清零脉冲
FF0:每来一个CP,向相反的状态翻转一次。所以选J0=K0=1。
FF1 : 当 Q0=1 时 , 来 一 个 CP , 向 相 反 的 状 态 翻 转 一 次 。 所 以 选
时序逻辑电路例题分析

Q0 Q1 Q2 Q3
Q4 Q5 Q6 Q37
CP1
CP CP0
74LS90(个位 ) S9A S9B R0A R0B
CP1 74LS90(十位 ) CP0 S9AS9B R0AR0B
5-1 第五章 时序逻辑电路设计例题
(1) 根据任务要求,确定状态图
001
011
010
QA、QB、QC分别表示三个绕组A、
/0
/0
(a) 有效循环
/0 010 101
/1
(b) 无效循环
6.时序图
CP
Q 0
Q1 Q2
Y
7.电路功能
有效循环的6个状态,称为六进制同步计数器。当对第6个脉
冲计数时,计数器又重新从000开始计数,并产生输出Y=1。
8.自启动问题
如果无效状态构成循环,则一旦受到干扰,使得电路进入无效 状态,则电路就没有可能再回到有效状态,即不能在正常工作, 必须重起系统才能正常工作,此类电路不能自启动。
4.画出逻辑图:
J0 = Q1n K0 = 1
J1 = Q0n K1 = 1
Z = Q1nQ0n
FF0
1J
Q
FF1
1J
Q& Z
C1
C1
1 1K
1 1K
Q
Q
CP
5.检测自启动: 11 00
此电路能够自启动
例3 设计一个串行数据检测电路,当连续输入3个或3个以上1时, 电路的输出为1,其它情况下输出为0。例如: 输入X 101100111011110 输出Y 000000001000110
QA JA QAKA
计数脉冲CP
(7) 检验该计数电路能否自动启动。
时序逻辑电路

第五章时序逻辑电路前面介绍的组合逻辑电路无记忆功能。
而时序逻辑电路的输出状态不仅取决于当时的输入信号,而且与电路原来的状态有关,或者说与电路以前的输入状态有关,具有记忆功能。
触发器是时序逻辑电路的基本单元。
本章讨论的内容为时序逻辑电路的分析方法、寄存器和计数器的原理及应用。
第一节时序逻辑电路的分析一、概述1、时序逻辑电路的组成时序逻辑电路由组合逻辑电路和存储电路两部分组成,结构框图如图5-1所示。
图中外部输入信号用X(x1,x2,…,x n)表示;电路的输出信号用Y(y1,y,…,y m)表示;存储电路的输入信号用Z(z1,z2,…,z k)表示;存储电2路的输出信号和组合逻辑电路的内部输入信号用Q(q1,q2,…,q j)表示。
图5-1 时序逻辑电路的结构框图可见,为了实现时序逻辑电路的逻辑功能,电路中必须包含存储电路,而且存储电路的输出还必须反馈到输入端,与外部输入信号一起决定电路的输出状态。
存储电路通常由触发器组成。
2、时序逻辑电路逻辑功能的描述方法用于描述触发器逻辑功能的各种方法,一般也适用于描述时序逻辑电路的逻辑功能,主要有以下几种。
(1)逻辑表达式图5-1中的几种信号之间的逻辑关系可用下列逻辑表达式来描述:Y =F(X,Q n)Z =G(X,Q n)Q n+1=H(Z,Q n)它们依次为输出方程、状态方程和存储电路的驱动方程。
由逻辑表达式可见电路的输出Y不仅与当时的输入X有关,而且与存储电路的状态Q n有关。
(2)状态转换真值表状态转换真值表反映了时序逻辑电路的输出Y、次态Q n+1与其输入X、现态Q n的对应关系,又称状态转换表。
状态转换表可由逻辑表达式获得。
(3)状态转换图状态转换图又称状态图,是状态转换表的图形表示,它反映了时序逻辑电路状态的转换与输入、输出取值的规律。
(4)波形图波形图又称为时序图,是电路在时钟脉冲序列CP的作用下,电路的状态、输出随时间变化的波形。
应用波形图,便于通过实验的方法检查时序逻辑电路的逻辑功能。
第5章时序逻辑电路思考题与习题题解

思考题与习题题解5-1填空题(1)组合逻辑电路任何时刻的输出信号,与该时刻的输入信号有关;与电路原来所处的状态无关;时序逻辑电路任何时刻的输出信号,与该时刻的输入信号有关;与信号作用前电路原来所处的状态有关。
(2)构成一异步2n进制加法计数器需要n 个触发器,一般将每个触发器接成计数或T’型触发器。
计数脉冲输入端相连,高位触发器的CP端与邻低位Q端相连。
(3)一个4位移位寄存器,经过 4 个时钟脉冲CP后,4位串行输入数码全部存入寄存器;再经过4个时钟脉冲CP后可串行输出4位数码。
(4)要组成模15计数器,至少需要采用 4 个触发器。
5-2判断题(1)异步时序电路的各级触发器类型不同。
(×)(2)把一个5进制计数器与一个10进制计数器串联可得到15进制计数器。
(×)(3)具有N个独立的状态,计满N个计数脉冲后,状态能进入循环的时序电路,称之模N计数器。
(√)(4)计数器的模是指构成计数器的触发器的个数。
(×)5-3单项选择题(1)下列电路中,不属于组合逻辑电路的是(D)。
A.编码器B.译码器C.数据选择器D.计数器(2)同步时序电路和异步时序电路比较,其差异在于后者( B)。
A.没有触发器B.没有统一的时钟脉冲控制C.没有稳定状态D.输出只与内部状态有关(3)在下列逻辑电路中,不是组合逻辑电路的有( D)。
A.译码器B.编码器C.全加器D.寄存器(4)某移位寄存器的时钟脉冲频率为完成该操作需要(B)时间。
100KHz,欲将存放在该寄存器中的数左移8位,A.10μSB.80μSC.100μSD.800ms(5)用二进制异步计数器从0做加法,计到十进制数178,则最少需要(C )个触发器。
A.6B.7C.8D.10(6)某数字钟需要一个分频器将32768Hz的脉冲转换为1HZ的脉冲,欲构成此分频器至少需要(B)个触发器。
A.10B.15C.32D.32768(7)一位8421BCD 码计数器至少需要(B)个触发器。
数字电子技术第5章
(4)逻辑功能分析:当Q1Q0=11时,输出Z=1;当取 其它值时,输出Z=0;在一个循环过程中,Z=1只出现一次, 故为进位输出信号。所以,此电路是带进位输出的同步4 进制加法计数器电路。
EXIT EXIT
第5章 时序逻辑电路
分析举例
【例5.1.2】图所示电路是异步时序逻辑电路的逻辑图, 试分析它的逻辑功能。
3. 求出对应状态值
设电路初始状态为 Q3Q2Q1 Q0 =0000 当某触发器时钟 条件满足时,计算 其状态方程的值; 触发器时钟没有到 来时,则不用计算 其状态方程的值, 保持原有状态。
演 示 文 稿 Presentation
0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1
EXIT EXIT
第5章 时序逻辑电路
画状态图和时序图
演 示 文 稿 Presentation
随着CP脉冲的递 1010至1111在 增,不论从电路输 计数循环外, 出的哪一个状态开 但可以进入计 始,触发器输出的 数循环,称为 变化都会进入同一 自启动 个循环过程
(4)逻辑功能分析:由状态图和时序图 可知,该电路是十进制计数器,或10分频器。
EXIT EXIT
第5章 时序逻辑电路
5.1.2 时序逻辑电路的分析方法
演 示 文 稿 Presentation
基本步骤:
1. 根据给定的电路,写出它的输出方程和驱动方程,并求 状态方程。 时序电路的输出逻辑表达式。 2. 列状态转换真值表。 各触发器输入信号的逻辑表达式。 将驱动方程代入相应触发器的特性方程中所得到的方程 3. 分析逻辑功能。 简称状态转换表,是反映电路状态转换的规律与条件的表格。 方法:将电路现态的各种取值代入状态方程和输 出方程进行计算,求出相应的次态和输出,从而列出 4. 根据状态转换真值表来说明电路逻辑功能。 画状态转换图和时序图。 状态转换表。 如现态起始值已给定,则从给定值开始计算。如 用圆圈及其内的标注表示电路的所有稳态, 没有给定,则可设定一个现态起始值依次进行计算。 在时钟脉冲 CP作用下,各触发器状态变化的波形图。 用箭头表示状态转换的方向,箭头旁的标注表示 状态转换的条件,从而得到的状态转换示意图。 EXIT EXIT
5章时序逻辑电路复习题
时序逻辑电路一、选择题:1、相同计数器的异步计数器和同步计数器相比,一般情况下( )A. 驱动方程简单B. 使用触发器个数少C. 工作速度快D. 以上都不对2、n级触发器构成的环形计数器,其有效循环的状态数是( )A. n个B. 2个C. 4个D. 6个3、下图所示波形是一个( C )进制加法计数器的波形图。
试问它有( A )个无效状态。
A .2; B. 4 ; C. 6; D. 12CPQ1Q2Q34、设计计数器时应选用()。
A.边沿触发器 B.基本触发器C.同步触发器 D.施密特触发器5、一块7490十进制计数器中,它含有的触发器个数是( )A. 4B. 2C. 1D. 66、n级触发器构成的扭环形计数器,其有效循环的状态数是( )A. 2n个B. n个C. 4个D. 6个7、时序逻辑电路中一定包含()A.触发器B.组合逻辑电路C.移位寄存器D.译码器8、用n个触发器构成计数器,可得到的最大计数长度为()A. 2n C.2n D.n9、有一个移位寄存器,高位在左,低位在右,欲将存放在其中的二进制数乘上(4)10,则应将该寄存器中的数()A.右移二位B.左移一位C. 右移二位D.左移一位10、某时序逻辑电路的状态转换图如下,若输入序列X=1001时,设起始状态为S1,则输出序列Z=()X/Z 0/11/0 S1 S2 0/01/1A. 0101 .1011 C11、、一位8421BCD码计数器至少需要()个触发器A. 4B. 3C.512、利用中规模集成计数器构成任意进制计数器的方法有( ABC )A.复位法 B .预置数法 C .级联复位法 13、在移位寄存器中采用并行输出比串行输出 ( )。
A.快B.慢C.一样快D.不确定14、用触发器设计一个24进制的计数器,至少需要( )个触发器。
A. 5 .4 C D. 315、在下列逻辑电路中,不是组合逻辑电路的有( )。
A. 寄存器B.编码器C.全加器D. 译码器 16、一个 4 位移位寄存器可以构成最长计数器的长度是( )。
同步时序逻辑电路的设计
同步时序逻辑电路的设计同步时序逻辑电路是一种电路设计技术,它通过使用锁存器和触发器等特定的时钟信号来确保电路的操作在特定的时间序列内发生。
在本文中,我们将讨论同步时序逻辑电路的设计原理和流程,并通过一个实际的案例来说明如何设计一个同步时序逻辑电路。
同步时序逻辑电路的设计原理主要基于时钟信号的使用。
时钟信号是一个周期性的脉冲信号,它指示了电路中各个操作的发生时机。
同步时序逻辑电路中的数据操作只能在时钟信号的上升沿或下降沿发生,这样可以确保数据的稳定性和一致性。
1.确定需求和功能:首先,需要明确电路的需求和功能。
这包括输入输出信号的数量和特性,以及电路要实现的逻辑功能。
2.确定时钟信号:根据电路的需求和功能,确定时钟信号的频率和周期。
时钟信号的频率决定了电路操作的速度,周期决定了电路操作的时间序列。
3.确定触发器和锁存器:根据电路的需求和功能,选择适合的触发器和锁存器来实现电路的时序控制。
触发器和锁存器是存储元件,可以存储和传输电路中的数据。
4.确定逻辑门和电路结构:根据电路的需求和功能,选择适合的逻辑门来实现电路的逻辑功能。
逻辑门是将输入信号进行逻辑运算的元件,常见的逻辑门有与门、或门和非门等。
5.进行逻辑设计:根据电路的需求和功能,进行逻辑设计。
逻辑设计包括将输入信号经过逻辑门的运算得到输出信号的表达式,以及设计触发器和锁存器的实现电路。
6.进行位宽设计:根据电路的需求和功能,确定各个信号的位宽。
位宽是指信号在逻辑门和触发器中占据的位数,它决定了电路的运算和存储的精度和范围。
7.进行时序设计:根据电路的需求和功能,进行时序设计。
时序设计包括确定电路的时钟信号的频率和周期,以及电路操作在时钟信号的上升沿或下降沿发生。
8.进行电路调试:将设计好的电路进行实现和调试。
可以使用常见的电路设计软件进行仿真和验证,以确保电路的正确性和可靠性。
以上就是同步时序逻辑电路的设计原理和流程。
下面我们将通过一个实际的案例来说明如何设计一个同步时序逻辑电路。
时序逻辑电路分析幻灯片PPT
保
保
计
出
Q1 Q0 00 D1 D0 持 持 数
功能表
自动化学院应用电子教学中心
47
四位二进制同步加法计数器74LSl61
符号图
74LS161输出及进位时序图
自动化学院应用电子教学中心
48
四位二进制同步加法计数器74LSl61
符号图
①引脚简介 ②输出数据说明 ③异步清零功能 ④同步预置数功能 ⑤进位输出功能 ⑥工作方式选择
74LS194符号图
74LS194是4位双向移位存放器,能根据需要将 数码左移,也能将数码右移。同时还具有并行预置数、 清零等辅助功能,能较好的满足实际应用需要。在应 用中也可根据具体情况选用8位类似的移位存放器。
自动化学院应用电子教学中心
41
4位双向移位存放器74LS194
输入
输出
CR S1
S0 DSL DSR CP D0
J0Q0n 1Q0n 1Q0n Q0n J1Q1n Q0nQ1n Q0nQ1n
ZQ0 Q1
自动化学院应用电子教学中心
状态方程 输出方程
8
例5.2.1 时序逻辑电路分析
mi
tn
Q1
Q0
tn1
Q1
Q0
tn
Z
0
0
0
0
1
0
1
0
1
1
0
0
2
1
0
1
1
0
3
1
1
0
0
1
状态转换表
自动化学院应用电子教学中心
9
例5.2.1 时序逻辑电路分析
Q
n 2
Q
n 1
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
三、状态图
状态图:是一种反映同步时序电路状态转换规律及相应输 入、输出取值关系的有向图。
Mealy 型电路状态图的形式如图 (a) 所示。图中,在有向箭 头的旁边标出发生该转换的输入条件以及在该输入和现态下的 相应输出。
x/z
x
Moore型电路状态图的形式如图(b) 所示,电路输出标在圆 圈内的状态右下方,表示输出只与状态相关。
0
1
根据状态响应序列可作出时间图如下:
时钟节拍:1 2 输入x1: 0 0 输入x2: 0 1 状态 y: “0” 0 输出Z : 0 1 3 1 0 0 1 4 1 1 0 0 5 0 1 1 0 6 1 1 1 1 7 1 0 1 0 8 0 0 1 1
分析时间图可知,该电路实现了串行加法器的功能。其中x1 为被加数,x2为加数,它们按照先低位后高位的顺序串行地输入。 每位相加产生的进位由触发器保存下来参加下一位相加,输出Z 从低位到高位串行地输出“和”数。
构造Moore型原始状态图如下:
1
相应的原始状态表如下表所示。
例 设计一个用于引爆控制的同步时序电路,该电路有一 个输入端x和一个输出端Z。平时输入x始终为0,一旦需要引爆, 则从 x 连续输入4个1信号(不被0间断),电路收到第四个1后在 输出端Z产生一个1信号点火引爆,该电路连同引爆装置一起被 炸毁。试建立该电路的Mealy型状态图和状态表。
四、时间图
时间图是用波形图的形式来表示输入信号、输出 信号和电路状态等的取值在各时刻的对应关系,通常 又称为工作波形图。在时间图上,可以把电路状态转 换的时刻形象地表示出来。
5.2 同步时序逻辑电路分析
5.2.1 分析的方法和步骤 常用方法有表格法和代数法。 一、表格分析法的一般步骤 1.写出输出函数和激励函数表达式。 2.借助触发器功能表列出电路次态真值表。 3.作出状态表和状态图(必要时画出时间图) 。 4.归纳出电路的逻辑功能。
二、结构
时序逻辑电路由组合电路和存储电路两部分组成,通过反 馈回路将两部分连成一个整体。
图中,CP为时钟脉冲信号,它是否存在取决于时序逻辑 电路的类型。
时序逻辑电路的状态y1,…,ys是存储电路对过去输入 信号记忆的结果,它随着外部信号的作用而变化。
次态与现态的概念: 在对电路功能进行研究时,通常将某一时刻的状态称 为“现态”,记作yn,简记为 y; 将在某一现态下,外部信号发生变化后到达的新的状 态称为 “次态”,记作 yn+1 。
设:状态A---电路初始状态; 状态B---表示收到了第一个1输入; 状态C---表示收到了连续2个1输 入; 状态D---表示收到了连续3个1输入。 根据题意,可得到该电路的 Mealy型原始状态图和原始状 态表如下。图、表中用“d”表示不确定次态或不确定输出。
注意:
在时序电路设计中,状态化简时利用不完全确定 状态表中不确定次态和不确定输出的随意性,通常可 使设计方案变得更简单。这一点类似包含无关最小项 的组合电路设计,只不过在处理上要复杂一些。
5.3 同步时序逻辑电路的设计
同步时序逻辑电路的设计是指根据特定的逻辑要求,设计 出能实现其逻辑功能的时序逻辑电路。显然, 设计是分析的逆 过程,即:
分析
逻辑电路
设计
逻辑功能
同步时序逻辑电路设计追求的目标是,使用尽可能少的 触发器和逻辑门实现预定的逻辑要求!
设计的一般步骤如下:
1.形成原始状态图和原始状态表;
三、按输入信号形式分类
时序逻辑电路的输入信号可以是脉冲信号也 可以是电平信号。根据输入信号形式的不同,时 序逻辑电路通常又被分为脉冲型和电平型两种类 型。
5.1.3 同步时序逻辑电路的描述方法 一、逻辑函数表达式 同步时序电路的结构和功能,可用三组逻辑函数表达 式描述。
1.输出函数表达式:是一组反映电路输出Z与输入x和状 态y之间关系的表达式。
二、 代数分析法的一般步骤 1.写出输出函数表达式和激励函数表达式。 2.把激励函数表达式代入触发器的次态方程,导出电路 的次态方程组。 3.作出状态表和状态图(必要画出时间图)。 4.归纳出电路的逻辑功能。 由分析步骤可知,两种方法仅第二步有所不同,分析中 可视具体问题灵活选用。
5.2.2 分析举例 例 用表格法分析下图所示同步时序逻辑电路。
2.状态化简,求得最小化状态表; 3.状态编码,得到二进制状态表; 4.选定触发器的类型,并求出激励函数和输出函数最简 表达式; 5.画出逻辑电路图。
5.3.1 建立原始状态图和原始状态表
原始状态图和原始状态表是对设计要求的最原始的抽 象。建立正确的原始状态图和状态表是同步时序电路设计 中最关键的一步。
0
1
4. 画出时间图,并说明电路的逻辑功能 设电路初态为“ 0” ,输入 x1 为 00110110 ,输入 x2 为 01011100 ,根据状态图可作出电路的输出和状态响应序 列如下: 时钟节拍:1 2 输入x1: 0 0 输入x2: 0 1 状态y: “0” 0 输出Z : 0 1 3 1 0 0 1 4 1 1 0 0 5 0 1 1 0 6 1 1 1 1 7 1 0 1 0 8 0 0 1 1
三、特点 ☆电路由组合电路和存储电路组成,具有对过去输入进 行记忆的功能; ☆电路中包含反馈回路,通过反馈使电路功能与“时序” 相关; ☆电路的输出由电路当时的输入和状态(对过去输入的
记忆)共同决定。
5. 1 .2时序逻辑电路的分类
一、按电路的工作方式分类
按照电路的工作方式,时序逻辑电路可分为同步时序逻辑 电路和异步时序逻辑电路两种类型。
4.描述电路的逻辑功能。
由状态图可知,该电路是一个2 位二进制数可逆计数器。
当输入x=0 时,可逆计数器进行加1计数,其计数序列为 00 01 10 11
当输入x=1时,可逆计数器进行减1计数, 00 01 10 11
例 试用代数法分析下图所示同步时序逻辑电路的逻辑 功能。 解 该电路由一个J-K 触发器和四个逻辑门构成, 电路有两个输入端x1和x2, 一个输出端Z。输出Z与输 入和状态均有直接联系, 属于Mealy型电路。
形成原始状态图时一般应考虑如下几个方面问题: 一、 确定电路模型 设计成Mealy型?
Moore型?
二、 设立初始状态 时序逻辑电路在输入信号开始作用之前的状态称为 初始状态。
三、 根据需要记忆的信息增加新的状态 同步时序电路中状态数目的多少取决于需要记忆和区分的 信息量。 四、 确定各时刻电路的输出 在建立原始状态图时,必须确定各时刻的输出值。在 Moore 型电路中,应指明每种状态下对应的输出;在 Mealy 型电路中应 指明从每一个状态出发,在不同输入作用下的输出 值。
1. 同步时序电路 (1)特点:电路中有统一的定时信号,存储器件采用时 钟控制触发器,电路状态在时钟脉冲控制下同时发生转换,即 电路状态的改变依赖于输入信号和时钟脉冲信号。
(2)现态与次态 同步时序电路中的现态与次态是针对某个时钟脉冲而言的。 现态----指时钟脉冲作用之前电路所处的状态。 次态----指时钟脉冲作用之后电路到达的状态。 注意:前一个脉冲的次态即后一个脉冲的现态! (3)对时钟的要求 脉冲的宽度:必须保证触发器可靠翻转; 脉冲的频率:必须保证前一个脉冲引起的电路响应完全结 束后,后一个脉冲才能到来。 2. 异步时序逻辑电路 异步时序逻辑电路的存储电路可由触发器或延时元件组成, 电路中没有统一的时钟信号同步,电路输入信号的变化将直接 导致电路状态的变化。
例 某序列检测器有一个输入端x和一个输出端Z。输 入端 x 输入一串随机的二进制代码,当输入序列中出现“011” 时,输出Z产生一个1输出,平时Z输出0 。典型输入、输出序列 如下。 输入x: 1 0 1 0 1 1 1 0 0 1 1 0 输出Z: 0 0 0 0 0 1 0 0 0 0 1 0 试作出该序列检测器的原始状态图和原始状态表。 解 1. 假定用Mealy型同步时序逻辑电路实现该序列检测 器的逻辑功能. 设: 状态A------电路的初始状态; 状态B------表示收到了序列“011”中的第一个信号“0”; 状态C------表示收到了序列“011”中的前面两位“01” ; 状态D------表示收到了序列“011”。
1.写出输出函数和激励函数表达式
2.把激励函数表达式代入触发器的次态方程,得到电路 的次态方程组 该电路的存储电路只有一个触发器,因此,电路只有一 个次态方程。 根据J-K触发器的次态方程和电路的激励函数表达式,可 导出电路的次态方程如下:
3.根据次态方程和输出函数表达式作出状态表和状态图 根据次态方程和输出函数表达式,可以作出该电路的状态 表和状态图如下。
(该问题的实际意义?----------施工的安全性!)
解 分析:该电路实际上是一个用于特殊场所的“1111”序 列检测器。它与一般序列检测器有两点不同: 1. 输入带有约束条件,即一旦输入出现1,则一定是不被 0间断的连续4个1; 2. 收到4个1后,输出产生的引爆信号使电路自毁,故此 时不再存在次态问题。
可画出状态图如下:
相应状态表如下:
2.假定用Moore型同步时序逻辑电路实现该序列检测器 的逻辑功能. 由于电路输出完全取决于状态 ,而与输入无直接联系。 在作状态图时,应将输出标记在代表各状态的圆圈内。
设电路初始状态为A,并用状态B、C、D分别表示收到了 输入x 送来的0、01、 011。显然,根据题意,仅当处于状态D 时电路输出为1,其他状态下输出均为0。
Zi = fi(x1,…,xn ,y1,…,ys) i=1,2,…,m(Mealy型电路) Zi = fi(y1,…,ys) i=1,2,…,m(Moore型电路)
2.激励函数表达式: 激励函数又称为控制函数,它反映 了存储电路的输入Y与外部输入x和电路状 态y之间的关系。其 函数表达式为 Yj = gj(x1,…,xn,y1,…,ys) j =1,2,…,r 3.次态函数表达式:次态函数用来反映同步时序电路的 次态y(n+1)与激励函数Y和电路现态y之间的关系,它与触发器 类型相关。其函数表达式为 y ln+1 = kl(Yj,yl) j=1,2,…,r ;l =1,2 ,…,s