数值比较器设计

实验二：数值比较器设计

一、 实验目的

巩固QuartusII 软件的使用，熟悉Verilog HDL 程序结构，学会用文本输入法设计逻辑电路。

二、 数值比较器原理

根据两位二进制数的大小得到对应的比较结果，其电路示意图及电路特性表为：

比较器电路示意图 比较器特性表

A B

)(B A Y < )(B A Y = )(B A Y >

0 0 0 1 0 0 1 1 0 0 1 0 0 0 1 1 1

0 1 0

三、 程序

Module bijiao(A,B,Ys,Ye,Yb); Input A,B; Output Ys,Ye,Yb; Reg Ys,Ye,Yb; Always@(AorB) If(A>B) Begin

A )(

B A Y <

)(B A Y = B )(B A Y >

Ys=0;

Ye=0;

Yb=1;

End

Else if(A=B) Begin

Ys=0;

Ye=1;

Yb=0;

End

Else

Begin

Ys=1;

Ye=0;

Y=0;

End

End moudle 四、仿真结果

五、实验总结

这个实验让我理清了思路，让我不再迷茫，让我的基础更扎实了，让我熟悉了数据比较起的原理，并熟悉了程序，但还是在第一次的时候错误百出，所以我还要勤加努力，相信勤能补拙。