一种低功耗频率稳定的CMOS环形振荡器设计
低功耗低频高精度RC振荡器设计文章教学材料
第三届“九同方”杯大学生集成电路设计大赛作品报告暨华中科技大学暑期生产实习报告比赛题目：A Low Power 48MHz Oscillator using XMC 55lp Process（本科生组）队名：姓名:学号：专业：目录1.题目要求 (3)2.设计思路 (3)2.1 引言 (3)2.2各个原件的参数特性单仿 (3)2.3 电路设计 (4)2.3.1 环形振荡器模块设计 (5)2.3.2 温度，电源补偿补偿模块 (10)2.3.3差分转单端输出以及正弦波变方波电路 (12)3.设计优化过程 (14)4.波形说明与性能分析 (21)4.1 输出电流，功耗分析 (21)4.2 输出尾对尾结构 (22)4.3 输出频率稳定性进行分析 (22)4.3.1 输出频率随输入电压变化波动性 (23)4.3.2 输出频率随温度变化波动 (26)4.3.3 输出频率随工艺变化产生波动 (28)4.4 起振时间分析 (31)5.性能总结 (32)6.心得体会 (33)7 参考文献 (34)8 附录 (34)1.题目要求Foundry: XMCProcess: 55lpSupply Voltage: 1.08~1.32VDie Temperature: -20~85COutput swing: rail to railOutput frequency: 48MHz; typical,<+-2% with trimming across process; (15%)<+-6% across supply voltage and temperature (30%)Duty cycle: 50%+-10% (15%)Operation current: typical 120uA (20%)Disable current: typical 0.5uA (10%)Startup time: typical 5us (10%)2.设计思路2.1 引言振荡器广泛应用于医学、航空、通讯和电子等领域。
低功耗低频高精度RC振荡器设计
第三届“九同方”杯大学生集成电路设计大赛作品报告暨华中科技大学暑期生产实习报告比赛题目：A Low Power 48MHz Oscillator using XMC 55lp Process（本科生组）队名：姓名:学号：专业：目录1.题目要求 (3)2.设计思路 (3)2.1 引言 (3)2.2各个原件的参数特性单仿 (3)2.3 电路设计 (4)2.3.1 环形振荡器模块设计 (5)2.3.2 温度，电源补偿补偿模块 (10)2.3.3差分转单端输出以及正弦波变方波电路 (12)3.设计优化过程 (14)4.波形说明与性能分析 (20)4.1 输出电流，功耗分析 (20)4.2 输出尾对尾结构 (21)4.3 输出频率稳定性进行分析 (21)4.3.1 输出频率随输入电压变化波动性 (22)4.3.2 输出频率随温度变化波动 (25)4.3.3 输出频率随工艺变化产生波动 (27)4.4 起振时间分析 (30)5.性能总结 (31)6.心得体会 (32)7 参考文献 (33)8 附录 (33)1.题目要求Foundry: XMCProcess: 55lpSupply Voltage: 1.08~1.32VDie Temperature: -20~85COutput swing: rail to railOutput frequency: 48MHz; typical,<+-2% with trimming across process; (15%)<+-6% across supply voltage and temperature (30%)Duty cycle: 50%+-10% (15%)Operation current: typical 120uA (20%)Disable current: typical 0.5uA (10%)Startup time: typical 5us (10%)2.设计思路2.1 引言振荡器广泛应用于医学、航空、通讯和电子等领域。
低功耗CMOS电路设计
低功耗CMOS电路设计——逻辑设计与CAD工具主编：Christian PiguetSoC要求在高层次开始低功耗优化，在系统级依赖于应用需求，调整维度包括模块划分、执行步骤、复杂度、数据传递、位置、缓存、分布/集中式存储等……微电子发展瓶颈工艺尺寸缩小走向末端；碳纳米、量子点、单电子器件、分子开关、自旋晶体管起步困难；晶体管性能与功耗难两全，妥协做法——分类：高性能、低工作功耗、低静态功耗；微电子进入纳电子阶段光互连技术（1-1、1-n广播、n-n多波长互连）光接收、光传输、与CMOS工艺兼容波导损耗（源-波导耦合损耗、矩形/直线损耗、弯曲损耗、Y耦合损耗、波导-接收耦合损耗）平坦频率响应（衰减不受频率影响）、抗串扰、无中继器深亚微米设计模型电流模型最大开关电流、输入范围块/慢性能度量：转换时间、工艺、电压、温度敏感、延时、短路功耗标准单元库逻辑电路和标准单元低功耗标准单元库：门控时钟，基于分支减少寄生逻辑面向特定应用的低功耗标准单元库：自定时设计的muller结构、密码应用的功耗隐藏、SEU容错设计（时序冗余）低功耗高速动态逻辑单相时钟（TSPC）锁存器和触发器，差分时钟锁存器和触发器高通量CMOS技术：TSPC流水线、TSPC双流水、时钟与数据预充电（CDPD）快速CMOS功能电路：除法器、纹波计数器、同步计数器、非二进制分频/预分频、加法器/累加器、位串比较器/分类器低功耗运算器加法器、乘法器/平方、除法/平方根、浮点、指数降低动态功耗电路结构并行化（利用低电压优势）、存储单元并行化（异步交叉读写）、移位寄存器并行化（降低移位频率）、串并转换、LFSR多电平、低摆幅预计算、门控时钟路径平衡、电路分解、逻辑网络规划低功耗设计硬件描述语言可编程金属延迟单元、时钟门控毛刺控制：流水线、延迟平衡、功能重排门控时钟挑战：时序问题（影响时钟树）、可测性问题（多时钟域）、CAD问题（保持状态检测以实现统一控制、多余时钟检测）FSM时钟门控、FSM状态编码、FSM分块数据通路逻辑预先设计、状态值保护、控制信号选通总线编码技术：低摆幅、电荷循环、流水化、多路复用、翻转编码GHz系统时钟设计时钟分配连续系统时钟问题、时钟信号存储元件异步系统/全局异步-局部同步系统减少漏电流亚阈值漏电流（源-漏）、栅极漏电流（衬底-栅电子隧穿）、PN结漏电流（源-衬底、栅-衬底）时序设计（非关键路径延迟空隙）：双阈值、多电源电压运行闲置漏电流减小：晶体管堆栈（自反偏压）、休眠晶体管、变阈值CMOS运行漏电流减小：DVS、DVtS（电荷泵升压）高速缓存的漏电流减小：源极偏置（闲置正偏）、衬底偏置（闲置反偏）、动态Vdd（闲置低Vdd）、可变位线（闲置降压）、负电压字线（闲置反向小于0）SoC互连功耗分布：互连线、驱动器、中继器、预充总线降低互连线摆幅、减小互连活动性（编码、上下文、总线划分）建模级规划减少长互连和活动性绝热总线与时钟供电近似电流源实现绝热充电电路，降低容性负载充放电的能耗绝热逻辑：回收所有节点能量、回收大电容节点；双轨制使得器件数倍增，回避静态输入需要充/放路径分离再增加器件数，包括可逆要求使器件数量极大；部分绝热逻辑，交叉耦合绝热缓冲：最大节电电容在时钟网络中绝热电源：简化——LC振荡器，反向双轨；作为储能部件的高Q值电感无法集成，时钟偏差导致振铃或电压峰值破坏，容性负载可变会导致类时钟抖动；而C振荡回路可实现阶梯式驱动器中等规模能量恢复处理器:AC-1、MD-1，谐振驱动方式功耗优势大实现全可逆逻辑结构较为困难，电路代价大弱反型器件实现低功耗电压低至4Ut（约100mV），要求阈值电压接近0；神经元电压50～100mV，速度极慢，但大量并行可补偿低电压电路鲁棒性信号完整性串扰（尺寸下降、互感加剧、功耗增加）：宽导线、大间距、隔离介质、交叉补偿噪声、电流可感/差分补偿速度/噪声；电压降、电源噪声：多电源压焊点、电源网络、交错开启驱动、去耦电容恢复电压；衬底噪声：高阻衬底、三阱工艺、SOI、数字/模拟电路电源隔离电磁兼容（EMC，源于天线效应）：电源引脚排序软错误晶体管匹配（器件参数差异带来偏差）：氧化层厚度、掺杂浓度、阈值、长、宽；导线宽度、间距、厚度、电介质厚度；统计时序分析：信号到达时间可靠性（受限物理/电学参数：材料、尺寸、掺杂、温度、电场、电流）电迁移热载流子效应：更高掺杂负偏置温度不稳定性（导致阈值、电流、跨导退化）闩锁效应静电放电（ESD，基于人体模型）：MOS保护电路材料变化：SOI/SiGe代替体硅，高K氧化层代替SiO2氧化层，金属栅代替多晶栅功耗估计与分析分析：基于现有设计（电路结构/网表）、已有功耗模型的功耗情况估计：设计结构、功耗信息不全面开关电容功耗、短路功耗、漏电功耗早期系统功耗分析：架构模型、组件模型、激活模型一个模块为单一功耗模型，而非单个电容；架构规划预测组件分布、版图（互连、时钟树）、时序（激活）；精确预测vs.不同设计快速对比专用集成电路适用于数据密集型部分（具有自定义特点）功耗降低系统设计从规范、环境限制、设计空间限制出发：明确规范得到任务图；环境限制：最小性能需求、最大成本、功耗限制、形式因素、I/O负载设计空间限制：指定处理器，DSP，存储，总线确定计算核心，优化硬件、合适处理器、数据通路、硬连接实现功耗降低电子表格法：基于半导体商、实际应用、以往经验得到的功耗信息，执行进程模型利于功耗分析，模型语言形式：编程语言（C）、硬件描述语言（VHDL）、系统级语言（SystemC）存储结构、电容负载模型通常作为商业机密，一般只采用功能性模型功耗管理系统本身也是功耗一部分算法级功耗估算最有效的方式也是专用硬件实现核心应用软件功耗分析源代码级：执行时间估算，指令级：根据功耗特性将指令分类功能总线级：涉及发射队列、执行单元、多线程、乱序、前瞻、数据依赖、缓存命中率等；仿真精度有提高无目标硬件、无硬件架构、无组件控制和数据通信目标架构：数据通路、控制器、时钟树时序表资源分配、绑定、共享：输入间距行为级功耗：综合、复杂性估计（需求门数、熵（结果不确定性））控制器功耗：受限于实现方式（寄存器数目、活动、状态变化、输出函数、信号概率）互连功耗：线电容、活动性ORINOCO算法级功耗估计工具算法描述（C和SystemC）——控制数据流图——分析、优化过程——报告高级功耗估计——宏模型门级、晶体管级——RTL、算法级（基于抽象模型，结合宏模型降低与门级的估算误差）RTL功耗建模模型粒度（关联器件类型）（数据通路（寄存器、存储、互连总线、功能单元）——控制器（有限状态机））模型参数（活动参数（转移密度、相关量、熵函数）、复杂性参数（组件宽度、状态数））模型语义（累计模型、周期精确模型）模型建立与存储（自顶向下（非电路相关）/自底向上（宏建模）建立，基于方程/表格）精度宏建模：模型参数选择（参数）输入集合设计（矢量对）：基于方程、基于表格特征描述（功耗样本）模型提取（功耗模型）：基于回归引擎的方程系（直线、多项式、对数/指数）、表项包含多值基于宏建模的RTL功耗分析确认FSM中的单独组件FSM模拟功耗估计估计综合的影响（复杂度参数、触发器数、MUX数、门数、动态参数、MUX切换率、门切换率）实现工艺独立（可变模型）Synopsys低功耗流程时钟门控：模块级寄存器级（可自动实现）单元级（面积/功耗收益小）时钟延迟影响时钟偏移影响时钟树综合物理时钟门控：靠近寄存器布置可测性维护操作数隔离逻辑优化：尺寸（电容、转换时间、驱动能力）、工艺分布（内部电容地域外部电容、驱动—功耗折中、最小功耗非最小延迟/面积）相分配代数变换（交换、结合、分配）漏电流——阈值管理多阈值、可变阈值电压缩放电压岛（隔离）、多电源电压逻辑模块功耗建模开关功耗：fCV^2（来源于库信息，端口电容、金属线电容）内部功耗：节点开关活动功耗、短路功耗；状态依赖、路径依赖静态功耗：状态相关可扩展多项式功耗模型活动建模（变值存储（VCD）、切换活动交换格式（SAIF））静态：0时间、1时间、X时间、Z时间、B时间（总线竞争）动态：1-0/0-1转换数、传输故障数、内部故障数Magma低功耗流程功耗分析：开关活动信息、互连和端口准确电容值、不同状态下内部和漏电流功耗综合：高活动性节点关注（特定单元、低电容端）、性能有关模块电压和阈值关注布局：电压域隔离、时钟树聚集门控时钟、延迟调整回避毛刺电路降低电容：驱动线尺寸、降低网络尺寸、低K或低阻材料电源管理：分块、DVS、供电轨道（防IR电压降）电压降分析：电学特性、连接点电阻、电流源、电压源功耗敏感设计功耗最小化、电源完整性传统反馈设计流程（顶向下，最底层得到功耗特征，返回上层/顶层修改）正向设计流程（早期获取功耗规格，需要高级工具支持，如PowerTheater）门级网表阶段需要更详细的再估算，借助工具PhysicalStudio优化布线优化后流片前验证工具Cooltime也估算功耗相关关键参数，包括活动/待机总功耗、结温、压降、噪声裕度、信号延迟等PowerTheater读入：设计描述（Verilog/VHDL）、工艺库（电路基本电学特性）、环境数据内部包括RTL接口引擎、推断器（产生微架构网表）、功耗计算引擎、估算器、用户接口输出：各部分功耗报告，功耗错误信息结合模拟平台：基于活动记录估算功耗无模拟平台：无矢量模式得到活动信息估算图形化辅助人工优化、WattBots自动化估计功耗潜力时钟功耗关注门控、数据通路关注中间节点频率、存储器结构入口数控制PhysicalStudio输入：设计信息（网表、布局描述、时序约束）、工艺库包含静态时序分析引擎、延时计算、信号完整分析器（连接-延迟、毛刺）输出：布局优化DEF（Design Exchange Format）和对应Verilog网表优化原则：宽裕时间为正情况下，以速度换功耗（低功耗等价单元替换，基于尺寸或Vt）CoolTime电学完整性分析，时序、噪声、可靠性包含静态时序分析引擎、延时计算、信号完整分析器（耦合延迟、故障）、电源轨道寄生参数、电压求解器、功耗计算器（平均、瞬时）ElMo获取单元的电压降特性VCR记录电压、电流变化。
一种低噪声CMOS差分环型压控振荡器的设计和分析
文章 编号 ：０ ５９ ９ （０ ８ ０ －８ ４０ １０ －４ ０ ２ ｏ ）３０ ２ －３
表 １ １ 压 控 振 荡 器 的 性 能 指标 ． 电 源 电压 ５Ｖ
３ ０ Ｍ Ｈｚ ０
压控振 荡器 已经成 为 当今 时钟恢 复 电路 和频率 合成 电路 中不 可缺少 的组成部 分 。本 文提 出了一种 Ｃ ＭＯＳ差 分环 型压控 振荡 器 的设 计 方法 ， 用 一种 采 精确 的 ， 态 ＶＣ 延 迟 单 元 复制 偏 置 电路 提 高压 动 Ｏ 控振 荡 器 的抗 噪声 能 力 ； 用 ＶＣ 延 迟单 元 的对 利 Ｏ 称性 负载提 高压控 振荡 器 的调谐 线性 度 ； 降低 ＶＣ Ｏ 的压控增 益和 提 高 ＶＣ 的 电压一 Ｏ 频率 （ ｆ线性 度 Ｖ—） 可 以提 高整个 ＶＣ 的噪声 抑 制 。这种 压控 振 荡器 Ｏ 要实 现 的性 能指标 见表 １ １ ． 。下 面将 根 据该 性 能指 标对 该 电路 的基本 原 理 和设 计 进 行 详细 的分 析 ， 并 通过 模拟仿 真分别 给 出该压控 振荡器 的几个 主要性 能 指标 的仿真结 果及结论 。
Ａｂ ｔ ａ ｔ Ａ ｉ ｈ ｓ ａ ｉ ｔ ，ｗｉ ｅ ｕ ｎ ｎ ａ ｇ ，ｌ ｗ ｏ ｓ ｓｒ ｃ ： ｈｇ ｔ ｂｌ ｙ ｉ ｄ ｒ ｔ ｒ ｉ ｇ ｒ ｎ ｅ ｏ ｎ ｉｅ ＣＭ ＯＳ ｄ ｆｅ ｅ ｔａ ｉ ｇ ｖ ｌ ｇ ｏ ｔｏ ｌｄ ｏ ｃ ｌ ｉ ｒ ｎ ｉｌｒｎ ｏ ｔ ｅ ｃ ｎ ｒ ｌｅ ｓ ｉ ｆ ａ —
为 １０ＭＨｚ ７ ０ＭＨｚ在偏 离中心频率 １０ｋ ， ３ 到 ４ ： ０ Ｈｚ１ＭＨｚ 频率处 的相位噪声为一８ Ｂ ， １ Ｂ 。 ９ｄ ｃ 一１０ｄ ｃ
关键 词 ： 压控振荡器 ； 复制偏置 电路 ； 相位噪声 ； 高稳定性
一种全CMOS基准的低功耗LDO设计与研究
一种全CMOS基准的低功耗LDO设计与研究一种全CMOS基准的低功耗LDO设计与研究摘要：低压差稳压器(LDO)，作为一种重要的电源管理器件，被广泛应用于手机、平板电脑和其他消费电子产品中。
然而，随着移动设备的不断发展，对LDO的功耗和稳定性提出了更高的要求。
本文介绍了一种基于全互补金属氧化物半导体(CMOS)工艺的低功耗LDO的设计与研究，主要包括电路结构设计、核心电路设计以及参数优化等内容。
通过仿真和实验结果的分析，证明了该设计在低功耗和高稳定性方面具有良好的性能。
关键词：低压差稳压器(LDO)；全CMOS；功耗；稳定性；设计；仿真；实验1. 引言低压差稳压器(LDO)作为一种重要的线性电源管理器件，具有输入和输出压差较小、能够提供稳定输出电压的特点，在电源管理系统中扮演着重要的角色。
传统的LDO设计中，常采用双极性差动对的结构，但由于功耗和性能的限制，难以满足现代移动设备的要求。
因此，设计一种低功耗LDO对于移动设备的电源管理至关重要。
2. 电路结构设计本设计采用了一种基于全互补金属氧化物半导体(CMOS)工艺的LDO结构。
该结构由可调电流源、电流镜、误差放大器、输出级和反馈电路组成。
其中，可调电流源和电流镜主要用于产生稳定的电流，误差放大器用于误差检测和放大，输出级用于输出稳定电压，反馈电路用于控制误差电压。
3. 核心电路设计在本设计中，核心电路采用了一种新型基准电路设计，以提高LDO的稳定性和降低功耗。
该基准电路利用了PMOS和NMOS晶体管的互补特性，通过电荷积分和电流源控制实现了稳定的基准电压。
在设计过程中，需要考虑晶体管的参数匹配、阻值和电流的选择等因素，以确保基准电路的可靠性和精度。
4. 参数优化为了进一步提高LDO的性能，需要对电路的参数进行优化。
首先，通过仿真和对比分析，选择合适的电流源和电流镜参数，以保证LDO输出电压的稳定性和纹波控制。
其次，通过调整误差放大器和反馈电路的增益和带宽，提高LDO的动态响应速度和环路稳定性。
低功耗晶振振荡电路
低功耗晶振振荡电路
首先，让我们从设计角度来看。
低功耗晶振振荡电路通常采用石英晶体作为振荡元件，石英晶体具有稳定的振荡频率和良好的温度稳定性。
在设计过程中，需要考虑晶振的频率、负载电容、振荡电路的稳定性和抗干扰能力等因素，以确保电路能够在各种工作条件下都能正常振荡。
其次，我们可以从功耗角度来讨论。
低功耗是现代电子设备设计中非常重要的考量因素之一。
在设计低功耗晶振振荡电路时，需要选择低功耗的晶振和振荡电路元件，并采取一些节能措施，比如优化电路结构、降低工作电压、减小电流消耗等，以实现尽可能低的功耗。
此外，稳定性也是设计低功耗晶振振荡电路时需要重点考虑的因素之一。
稳定的时钟信号对于数字系统的正常运行至关重要，因此在设计中需要采取一些措施来提高振荡电路的稳定性，比如合理布局PCB板、减小电路中的干扰源、优化反馈网络等。
最后，从应用角度来看，低功耗晶振振荡电路广泛应用于便携式设备、无线传感器网络、医疗设备等对功耗要求较高的领域。
这
种电路的稳定性和低功耗特性使其成为这些领域中不可或缺的一部分。
综上所述，低功耗晶振振荡电路的设计需要综合考虑功耗、稳定性和应用需求等多个因素，以实现在低功耗条件下稳定振荡的时钟信号输出。
一种低成本高精度环形振荡器的设计
一种低成本高精度环形振荡器的设计
江军;谢亮;金湘亮
【期刊名称】《中国集成电路》
【年(卷),期】2023(32)1
【摘要】本文设计了一款输出频率为20MHz的环形振荡器,此振荡器基于一种锁频环技术,不需要使用LC谐振电路,晶振,和MEMS振荡器即可实现。
同时详细分析了环形振荡器中使用的补偿技术,包括温度补偿和电压补偿。
运用低压差稳压器、数字修调、电流基准电路,使得输出频率精度受工艺漂移、温度波动、电源电压变化影响较小。
电路设计工艺为东部的0.18μm BCD。
仿真工作条件为:温度范围-50~150摄氏度,电压范围3~5.5V,在5个工艺角下仿真,仿真结果表明,在相同的工作条件下,经过补偿技术的电路频率稳定性得到了显著的提高,电源电压的工作范围得到了提升。
【总页数】5页(P41-45)
【作者】江军;谢亮;金湘亮
【作者单位】湘潭大学物理与光电工程学院;微光电与系统集成湖南省工程实验室;湖南师范大学物理与电子科学学院
【正文语种】中文
【中图分类】TN7
【相关文献】
1.一种低成本高速高精度采样大容量记录器的设计
2.一种低成本128位高精度浮点SIMD乘加单元的设计与实现
3.一种高精度环形振荡器的设计
4.一种低成本高精度直流可调功率电源设计
5.一种低成本高精度多GNSS定位装置设计
因版权原因，仅展示原文概要，查看原文内容请购买。
12管低相噪CMOS环形振荡器
Ａ １ ２ ＭＯＳ ｔ ｎ ｉ ｏｓＬ ｗ Ｐ ａ ｅＮ ｉ ＭＯＳ Ｖｏ ａ ｅ Ｃ ｎｒｌ ｄ Ｒ ｌ ｉｇＯｓ ｉ ｏ ｔ ｏｅ ｌ ａ
１ 前
言
大的情况下，ｃ振荡器较低的调谐范围会使其不能 Ｌ 工作在正确的输 出频率上。故近年来 ， 采用 Ｃ Ｏ ＭＳ 工艺设计稳定、 高性能的单片压控振荡器已经成为 研究热 点 。 目 ， 前 环形振荡器因其结构简单 、 调谐范围宽、 占用 芯 片 面 积 小 、 耗 功 耗 低 以 及 能 够 与 数 字 消
ＬＩ Ｌ ｎ—ｌ Ｌ Ｚｈ Ｕ ｉ ｉ ｎ， Ｖ ｉ—ｑ ａ ｉｎｇ， ＡＩＦｅ ｇ—ｃ ａ Ｌ ｎ ｈ ｎｇ
（ ｃｏｌ ｔ ｎｃ ｅｔ ， ａｂ ｈ ｅｆＴｃｎｌ ｙ Ｈ ｒｉ １００ ，ｈｎ ） Ｍｉ ｅ ｃ ｏｉ Ｃ ｎ ｒＨ ｒｉ Ｉ ￣ ｅ ｏ ｇ ， ａｂ ５ ０ １ Ｃ ｉ ｒ ｅｒ ｅ ｎ ｍｔ ｏ ｈ ｏ ｎ ａ
Ｃ Ｏ Ｍ Ｓ技 术 良好 兼 容等 优 点 受 到 广 泛 的 关 注 。但
压控振荡 器 （ Ｃ 是 许 多 电 子 系 统 的 主要 部 Ｖ Ｏ）
分， 应用范 围广 泛 。从微 处理 器 中的 时钟 产生 电路 到蜂窝电话 中的载波 合 成 ， 了适应 不 同频段 的应 为
用要求， 压控振荡器在结构和性能参数上差别很大。 压控振荡 器 一 般 可 以分 为环 形 振 荡 器 和 Ｌ Ｃ振 荡 器 … 。在现 代 无 线 通 讯 系 统 中， 为 信 道 间距 很 因
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
1引言
随着半导体行业发展，CMOS 工艺生产技术提 高，芯片面积越来越小。对芯片内部各模块的低功 耗、高稳定、高精度要求也越来越高[1]。振荡器模块作
. 24.微处理机源自2017 年被广泛应用于工业产品和学术设计中[3]。然而，COMS 环形振荡器在功耗和相位噪声及频率稳定性等方 面，仍需要更加深入的研究[4]。
2 传统环形振荡器介绍
环形振荡器由环路中若干振荡电路单元组成， 每个电路单元由有源器件构成。如果环形振荡器满 足“巴克豪森准则”将发生振荡，产生周期变化的电 压信号[5]。典型结构如图 1 所示。
第5期 2051期7 年 10 月
微处理机 MICROPROCESSORS
. . No. 5
Oct. ，2017
一种低功耗频率稳定的 CMOS 环形振荡器设计
张 可 1，代雪峰 2，张海涛 3
（1. 中国电子科技集团公司第四十七研究所，沈阳 110032；2. 东北大学理学院物理系，沈阳 110004； 3. 中国人民解放军 95979 部队，沈阳 110045）
摘 要：COMS 环形振荡器具有版图面积小，频率调谐范围大、线性度好等优点，可作为系统时钟
的关键部件，广泛应用于电子及通信系统中。对传统的环形振荡器及其频率稳定的改进方式进行介
绍，设计新的延时单元，搭建环形振荡器电路结构，实现了一种频率稳定的 CMOS 环形振荡器。该振
荡器电路结构简单，易于集成。通过 0.25滋m CMOS 工艺仿真对比分析，环形振荡器功耗降低了 40%，
Design of a CMOS Ring Oscillator with Low Power and Frequency Stability
Zhang Ke1袁Dai Xuefeng2袁Zhang Haitao3
渊1.The 47th Research Institute of China Electronics Technology Group Corporation, Shenyang 11003, China曰2.Physics Department, Collage of Sciences, Northeast University, Shenyang 110004, China曰3.The 95979 A rmy of Chinese People爷s
图 1 典型的环形振荡器结构图
这种环形振荡器中的振荡单元电路为反相器， 且反相的次数必须为奇数，一般是 5 级[6]，但 由于 COMS 门电路的传输延时极短，难以获得较低的振 荡频率。为了降低频率，在每个反相器输出端添加 了负载电容，以 3 级振荡器单元为例，如图 2 和图 3 所示。
同时在工作电压变化 28%条件下，输出频率变化为 5%，频率相对稳定。实现对振荡器频率稳定性的
改进又降低了振荡器的功耗。
关键词：低功耗；振荡器；环形振荡器；延时单元；振荡频率；时钟
DOI：10.3969/j.issn.1002-2279.2017.05.007
中图分类号：TN402
文献标识码：A
文章编号：1002-2279-（2017）05-0023-04
Liberation Army, Shenyang 110045, China冤
Abstract院CMOS Ring Oscillator has many advantages such as small layout area袁large frequency range and good linearity. It is the important part of the system clock and is widely used in the electronic and communication systems. The traditional ring oscillator and its frequency stability improvement method are introduced, and by designing a new delay unit and constructing the ring oscillator circuit structure, a frequency stabilized CMOS ring oscillator is realized. The oscillator has advantages of simple structure and easy integration, and by the comparison of 0.25 滋m CMOS process simulation analysis, it has been found that the power consumption of the ring oscillator has been reduced by 40%袁and while the supply voltage changes by 28% , the output frequency changes by 5%. The frequency is relatively stable.The oscillator not only achieves the improvement of frequency stability袁but also meets requires of reducing power con鄄 sumption.
为系统时钟产生的关键部件，广泛应用于电子及通 信系统中，尤其在锁相环电路、时钟恢复电路中更是 重中之重[2]。因此，以 COMS 工艺为基础的环形振荡 器成为研究热点。环形振荡器与数字工艺兼容，版图 面积小，且具有频率调谐范围大、线性度好等优点，
作者简介:张可（1985—）,男,黑龙江省哈尔滨人，工程师，主研方向：集成电路设计。