数字电子技术384689
合集下载
数字电子技术第7章.pdf
沿来到时，才能将预置输入端D、C、B、A的数据送至输出端，
即QDQCQBQA=DCBA。
P、T为计数器允许控制端，高电平有效，只有当Cr=LD=1， PT=1，在CP作用下计数器才能正常计数。当P、T中有一个为低 时，各触发器的J、K端均为0，从而使计数器处于保持状态。 P、T的区别是T影响进位输出OC，而P则不影响OC。
第7章 常用集成时序逻辑器件及应用
② 同步清0。计数器在S0~SM-1共M个状态中工作，当计数 器进入SM-1状态时，利用SM-1状态译码产生清0信号并反馈到同 步清0端，要等下一拍时钟来到时，才完成清0动作，使计数器 返回S0。
可见，同步清0没有过渡状态，如图中实线所示。
第7章 常用集成时序逻辑器件及应用
① 异步清0。计数器在S0~SM-1共M个状态中工作，当计数 器进入SM状态时，利用SM状态进行译码产生清0信号并反馈到 异步清0端，使计数器立即返回S0状态。
由 于 是 异 步 清 0 ， 只 要 SM 状 态 一 出 现 便 立 即 被 置 成 S0 状 态，因此SM状态只在极短的瞬间出现，通常称它为“过渡态”。 在计数器的稳定状态循环中不包含SM状态。
第7章 常用集成时序逻辑器件及应用
① 同步置0法（前M个状态计数）。 选用S0~SM-1共M个状态计数，计到SM-1时使LD=0，等下一 个CP来到时使状态置0，即返回S0状态。这种方法和同步清0 法 类似，但必须设置预置输入DCBA=0000。 本例中M=7，故选用 0000~0110 共七个状态，计到 0110 时 同步置0，画出其态序表，设计反馈逻辑LD=QCQB，画逻辑图。
第7章 常用集成时序逻辑器件及应用
采用同步置数法：置数法是通 过控制同步置数端LD和预置输入端 DCBA来实现模M计数器。由于置 数状态可在N个状态中任选取，因 此实现的方案很多。
即QDQCQBQA=DCBA。
P、T为计数器允许控制端，高电平有效，只有当Cr=LD=1， PT=1，在CP作用下计数器才能正常计数。当P、T中有一个为低 时，各触发器的J、K端均为0，从而使计数器处于保持状态。 P、T的区别是T影响进位输出OC，而P则不影响OC。
第7章 常用集成时序逻辑器件及应用
② 同步清0。计数器在S0~SM-1共M个状态中工作，当计数 器进入SM-1状态时，利用SM-1状态译码产生清0信号并反馈到同 步清0端，要等下一拍时钟来到时，才完成清0动作，使计数器 返回S0。
可见，同步清0没有过渡状态，如图中实线所示。
第7章 常用集成时序逻辑器件及应用
① 异步清0。计数器在S0~SM-1共M个状态中工作，当计数 器进入SM状态时，利用SM状态进行译码产生清0信号并反馈到 异步清0端，使计数器立即返回S0状态。
由 于 是 异 步 清 0 ， 只 要 SM 状 态 一 出 现 便 立 即 被 置 成 S0 状 态，因此SM状态只在极短的瞬间出现，通常称它为“过渡态”。 在计数器的稳定状态循环中不包含SM状态。
第7章 常用集成时序逻辑器件及应用
① 同步置0法（前M个状态计数）。 选用S0~SM-1共M个状态计数，计到SM-1时使LD=0，等下一 个CP来到时使状态置0，即返回S0状态。这种方法和同步清0 法 类似，但必须设置预置输入DCBA=0000。 本例中M=7，故选用 0000~0110 共七个状态，计到 0110 时 同步置0，画出其态序表，设计反馈逻辑LD=QCQB，画逻辑图。
第7章 常用集成时序逻辑器件及应用
采用同步置数法：置数法是通 过控制同步置数端LD和预置输入端 DCBA来实现模M计数器。由于置 数状态可在N个状态中任选取，因 此实现的方案很多。
精品文档-数字电子技术(第四版)(江晓安)-第九章
第九章 半导体存储器和可编程逻辑器件
28
(2) E2PROM的存储单元如图 9-8 所示， 图中V2是选通管， V1是另一种叠栅MOS管， 称为浮栅隧道氧化层MOS管(Floating
gate Tunnel Oxide MOS， 简称Flotox管)， 其结构如图 9-9 所示。
第九章 半导体存储器和可编程逻辑器件
第九章 半导体存储器和可编程逻辑器件
38
图 9-12 SRAM (a) 六管NMOS存储单元； (b) 六管CMOS存储单元
第九章 半导体存储器和可编程逻辑器件
39
2. 动态随机存储器(DRAM) 动态RAM的存储矩阵由动态MOS存储单元组成。 动态MOS 存储单元利用MOS管的栅极电容来存储信息， 但由于栅极电 容的容量很小， 而漏电流又不可能绝对等于0， 所以电荷保 存的时间有限。 为了避免存储信息的丢失， 必须定时地给电 容补充漏掉的电荷。 通常把这种操作称为“刷新”或“再 生”， 因此DRAM内部要有刷新控制电路， 其操作也比静态 RAM复杂。 尽管如此， 由于DRAM存储单元的结构能做得非常 简单， 所用元件少， 功耗低， 因而目前已成为大容量RAM 的主流产品。
第九章 半导体存储器和可编程逻辑器件
14
第九章 半导体存储器和可编程逻辑器件
15
(3) 可画出四位二进制码转换为格雷码的转换器的ROM 符号矩阵， 如图 9-4 所示。
第九章 半导体存储器和可编程逻辑器件
16
图 9-4 四位二进制码转换为四位格雷码阵列图
第九章 半导体存储器和可编程逻辑器件
17
第九章 半导体存储器和可编程逻辑器件
20
图 9-5 熔丝型PROM的存储单元
数字电子技术第五章 时序逻辑电路ppt课件
2. 集成同步二进制计数器
常用的集成同步二进制加计数器有74LS161、 74LS163等。74LS161的实物图、引脚排列和逻辑 符号如图5.4所示。
ቤተ መጻሕፍቲ ባይዱ
（a） 实物图
（b） 引脚排列
（c） 逻辑符号
图5.4 集成同步二进制计数器74LS161
74、L1S01脚61C的T1T6是个计引数脚器中的：工1脚作状为态异控步制清端C R零；端，9脚 是置数控制端，L D7脚CTP
（a） 实物图
（b〕引脚排列
（c） 逻辑符号
图5.7 集成同步十进制可逆计数器74LS192
74LS192的功能表如表5.7所示。
表5.7
74LS192的功能表
输入
输出
CR L D
C PU C PD D 3 D 2
D1 D 0
Q3
Q2
Q1
Q0
1 ××××××× 0 0 0 0
0
0
××
d3
d2
d1
d0
1
出
说明
清零 置9 二进制计数
五进制计数
8421码十进制 计数
5421码十进制 计数
由表5.6可知，74LS90具有如下功能。
① 2脚R0A、3脚R0B接高电平“1〞时，计数器被清零，高电 平电压最小值为2V。正常使用时，两个引脚中至少有1个 应接低电平“0”，低电平电压最大值为0.8V。
② 6脚S9A、7脚S9B接高电平“1〞时，计数器置数为9。正常 计数时，两个引脚中至少有1个应接低电平“0”。
d3
d2
d1
d0
0 1 1 1 ××××
保持
0 1 ↑ 1 ××××
加计数
数字电子技术第1章 数字逻辑基础
整数部分 十进制数转换成二进制数： 小数部分 整数部分的转换 除2取余法：用二进制数的基数2去除十进制数，第一次相除所 得余数为目的数的最低位K0，将所得商再除以基数，反复执行 上述过程，直到商为“0”，所得余数为目的数的最高位Kn-1。
例1.1.1 将十进制数(173)D转换为二进制数。
解：根据上述原理，可将(173)D按如下的步骤转换为二进制数
369.12 3 102 6 101 9 100 1101 2 102
上式等号的右边为该数的按权展开，102、101、100、10-1和10-2分别 为百位、十位、个位、十分位和百分位的权，位数越高权值越大。
任意一个十进制数，都可按其权位展成多项式的形式。
(N)D=(Kn-1 K1 K0. K-1 K-m)D
二进制码 b3b2b1b0 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111 格雷码 G3G2G1G0 0000 0001 0011 0010 0110 0111 0101 0100 1100 1101 1111 1110 1010 1011 1001 1000
(5703.6)O 5 8 7 8 0 8 3 8 6 8
3 2 1 0
1
2.十六进制 十六进制数中只有0, 1, 2, 3, 4, 5, 6, 7, 8, 9 , A、B、C、D、
E、F十六个数码，进位规律是“逢十六进一”。各位的权均为 16的幂。
一般表达式：
3
4 5 6 7
0011
0100 0101 0110 0111
11
12 13 14 15
例1.1.1 将十进制数(173)D转换为二进制数。
解：根据上述原理，可将(173)D按如下的步骤转换为二进制数
369.12 3 102 6 101 9 100 1101 2 102
上式等号的右边为该数的按权展开，102、101、100、10-1和10-2分别 为百位、十位、个位、十分位和百分位的权，位数越高权值越大。
任意一个十进制数，都可按其权位展成多项式的形式。
(N)D=(Kn-1 K1 K0. K-1 K-m)D
二进制码 b3b2b1b0 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111 格雷码 G3G2G1G0 0000 0001 0011 0010 0110 0111 0101 0100 1100 1101 1111 1110 1010 1011 1001 1000
(5703.6)O 5 8 7 8 0 8 3 8 6 8
3 2 1 0
1
2.十六进制 十六进制数中只有0, 1, 2, 3, 4, 5, 6, 7, 8, 9 , A、B、C、D、
E、F十六个数码，进位规律是“逢十六进一”。各位的权均为 16的幂。
一般表达式：
3
4 5 6 7
0011
0100 0101 0110 0111
11
12 13 14 15
精品课件-数字电子技术-第8章
第8章 脉冲单元电路
图8-3 施密特触发器电路
第8章 脉冲单元电路
8.2.1 施密特触发器有两个稳态（Uo=0称为0态和Uo=1称为1
态) ，在外加信号的作用下，施密特触发器两个稳态之间可 以相互转换。施密特触发器属于波形变换电路，它可以将正弦
(1) 当输入触发信号达到一定值时，输出电平发生 变化，即由一个稳态转换到另一稳态，因而称其为电平触发电
第8章 脉冲单元电路
图8-8 施密特触发器用作光控开关
第8章 脉冲单元电路
8.3 多 谐 振 荡 器
8.3.1 1. TTL与非门构成的多谐振荡器 1) 图8-9所示为电容正反馈多谐振荡器，它由两级与非门和
电容C
第8章 脉冲单元电路
图8-9 多谐振荡器
第8章 脉冲单元电路
2) 多谐振荡器的工作，主要依靠电容C的充放电，通过引起 电压Ud的变化来完成其功能。当Ub为低电平，Ua为高电平时， 称为第一暂态；当Ub为高电平，Ua为低电平时，称为第二暂态。 设起始为第一暂态，这时Ua通过门电路的内阻R0和电阻R1对电 容C充电，工作波形如图8-9所示。随着电容C的充电, 电压Ud 不断上升。 当Ud上升到Ud>VT=1.4 V时（其中VT为门限电压) ，Ud为 高电平，电路发生翻转。Ua由原来的高电平变为低电平，Ub由
(3) 555定时器构成的施密特触发器用作光控开关。 图8-8所示电路为555定时器构成的施密特触发器用作光 控开关的电路图。图中的RL为光敏电阻，有光照时电阻值小， 无光照时阻值大。有光照时，电路设计（选取合适的可变电阻 值) 使得Ui<1/3VCC，输出Uo为高电平，继电器J不动作; 无光 照时，光敏电阻大，电路设计使得Ui>2/3VCC，输出Uo为低电平， 继电器J吸合,
数字电子技术(肖志锋)章 (1)
(3) 重复做第（2）步，直到商为0 (4) 将各个余数按照和运算过程相反的顺序排列起来， 即为所求的R
第1章 数字逻辑基础
【例1.3】 (47)10=(?)2 解
即
(47)10=(101111)2
第1章 数字逻辑基础
【例1.4】 (435)10=(?)16 解
即
(435)10=(1B3)16
第1章 数字逻辑基础
小数部分的转换常用“乘基取整”法，其步骤如下：
（1） 将M乘以R （2） 将上一步乘积中的小数部分再乘以R，记下整数
（3） 重复做第（2）步，直到小数部分为0或者满足
（4） 将各步求得的整数按照和运算过程相同的顺序 排列起来，即为所求的R
第1章 数字逻辑基础
【例1.5】 (0.85)10=(?)16 解 0.85×16=13.6…………13=D
第1章 数字逻辑基础 表1.2 与逻辑真值表
第1章 数字逻辑基础 表1.3 或逻辑真值表
第1章 数字逻辑基础 表1.4 非逻辑真值表
第1章 数字逻辑基础
我们把能实现逻辑运算的单元电路称为门电路， 把能实现“与”逻辑运算的单元电路称为与门，把能 实现“或”逻辑运算的单元电路称为或门，把能实现 “非”逻辑运算的单元电路称为非门（也叫反相器）。
第1章 数字逻辑基础
某个数位上的数码ai所表示的数值等于数码ai与该位 的权值Ri的乘积，所以R进制的数D可表示为
（D）R=an－1an－2…a2a1a0·a－1a－2…a－m 又可以按权展开，写成如下多项式的形式：
(D)R an1Rn1 an2Rn2 a2R2 a1R1 a0R0 a1R1 a2R2 am Rm
第1章 数字逻辑基础
数位的权值： 某个数位上数码为1时所表征的数值， 称为该数位的权值，简称“权”。
第1章 数字逻辑基础
【例1.3】 (47)10=(?)2 解
即
(47)10=(101111)2
第1章 数字逻辑基础
【例1.4】 (435)10=(?)16 解
即
(435)10=(1B3)16
第1章 数字逻辑基础
小数部分的转换常用“乘基取整”法，其步骤如下：
（1） 将M乘以R （2） 将上一步乘积中的小数部分再乘以R，记下整数
（3） 重复做第（2）步，直到小数部分为0或者满足
（4） 将各步求得的整数按照和运算过程相同的顺序 排列起来，即为所求的R
第1章 数字逻辑基础
【例1.5】 (0.85)10=(?)16 解 0.85×16=13.6…………13=D
第1章 数字逻辑基础 表1.2 与逻辑真值表
第1章 数字逻辑基础 表1.3 或逻辑真值表
第1章 数字逻辑基础 表1.4 非逻辑真值表
第1章 数字逻辑基础
我们把能实现逻辑运算的单元电路称为门电路， 把能实现“与”逻辑运算的单元电路称为与门，把能 实现“或”逻辑运算的单元电路称为或门，把能实现 “非”逻辑运算的单元电路称为非门（也叫反相器）。
第1章 数字逻辑基础
某个数位上的数码ai所表示的数值等于数码ai与该位 的权值Ri的乘积，所以R进制的数D可表示为
（D）R=an－1an－2…a2a1a0·a－1a－2…a－m 又可以按权展开，写成如下多项式的形式：
(D)R an1Rn1 an2Rn2 a2R2 a1R1 a0R0 a1R1 a2R2 am Rm
第1章 数字逻辑基础
数位的权值： 某个数位上数码为1时所表征的数值， 称为该数位的权值，简称“权”。
(全)数字电子技术基础课后答案夏路易
《数字电子技术基础教程》习题与参考答案（2010．1）第1章习题与参考答案【题1-1】将下列十进制数转换为二进制数、八进制数、十六进制数。
（1）25；（2）43；（3）56；（4）78解：（1）25=（11001）2=（31）8=（19）16（2）43=（101011）2=（53）8=（2B）16（3）56=（111000）2=（70）8=（38）16（4）（1001110）2、（116）8、（4E）16【题1-2】将下列二进制数转换为十进制数。
（1）10110001；（2）10101010；（3）11110001；（4）10001000 解：（1）10110001=177（2）10101010=170（3）11110001=241（4）10001000=136【题1-3】将下列十六进制数转换为十进制数。
（1）FF；（2）3FF；（3）AB；（4）13FF解：（1）（FF）16=255（2）（3FF）16=1023（3）（AB）16=171（4）（13FF）16=5119【题1-4】将下列十六进制数转换为二进制数。
（1）11；（2）9C；（3）B1；（4）AF解：（1）（11）16=（00010001）2（2）（9C）16=（10011100）2（3）（B1）16=（1011 0001）2（4）（AF）16=（10101111）2【题1-5】将下列二进制数转换为十进制数。
（1）1110.01；（2）1010.11；（3）1100.101；（4）1001.0101解：（1）（1110.01）2=14.25（2）（1010.11）2=10.75（3）（1001.0101）2=9.3125【题1-6】将下列十进制数转换为二进制数。
（1）20.7；（2）10.2；（3）5.8；（4）101.71解：（1）20.7=（10100.1011）2（2）10.2=（1010.0011）2（3）5.8=（101.1100）2（4）101.71=（1100101.1011）2【题1-7】写出下列二进制数的反码与补码（最高位为符号位）。
《数字电子技术基础》核心知识总结
0CO
0 S3
S 0
和小于、等于9（1001） 0 0 0 0 1 0 0 0 0
时，相加的结果和按二进制
…
…
数相加所得到的结果一样。 0 1 0 0 1 0 1 0 0
当两数之和大于9（即等于 1010~1111）时，则应在 按二进制数相加的结果上加
0 0 0 0
1 01 0 1 01 1 1 10 0 1 10 1
11
输出 Y=AB Y=A+B Y=A ⊕ B Y=A
Z A S 1 S 0 B ( A B ) S 1 S 0 ( A B A B ) S 1 S 0 A S 1 S 0 A S 1 S 0 B A S 1 S 0 B S 1 S 0 A B S 1 S 0 A B 1 S 0 A S S 1 S 0
B3 BBB210
CI
74LS283
CO S3 S2 S1 S0
Y3 Y2 Y1 Y0
例：试利用两片4位二进制并行加法器74LS283和必要 的门电路组成1位二-十进制加法器电路。
解：根据BCD码中8421码 的加法运算规则，当两数之
二进制数
BCD码
C0’O 0S’30S’02 S’01 S’00
Y3Y2Y1Y0=P3P2P1P0- Q3Q2Q1Q0 =P3P2P1P0+[Q3Q2Q1Q0]补
= P3P2P1P0+Q3Q2Q1Q0 +1P3
引进中间变量Z
PPP210
AAA321 A0
M 0 1
输出
Z=Q Z MQMQ Z=Q M Q
QQQ321 Q0
M
=1 =1 =1 =1
ZZZ321 Z0
信号M=0时它将两个输入的4位二进制数相加，而M=1时它将两个
《数字电子技术》课程知识树
计算机仿真与讲授课
4.3.2 二进制编码器
4.3.3 二－十进制编码器
4.3.4 编码器应用举例
译码器实验：
4.4.1 译码器的概念
计算机仿真课
4.4.2 二进制译码器
4.4.3 二－十进制译码器
4.4.4 用译码器实现逻辑函数
4.4.5 显示译码器
4.4.6 译码器应用举例
数据选择器与数据分配器
4.5.1 数据选择器
7.2.1时序逻辑电路的分析步骤
讲授课
7.2.2 同步时序逻辑电路分析举例
7.2.3 异步时序逻辑电路分析举例
7.3 同步时序逻辑电路的设计实验：
7.3.1 同步时序逻辑电路的基本设计步骤
讲授课
7.3.2 同步时序逻辑电路设计举例
存储器与可编程器件
存储器概述
8.1.1 存储器的分类
讲授课
8.1.2 存储器的相关概念
多谐振荡器
10.2.1 门电路构成的多谐振荡器
讲授课
10.2.2 采用石英晶体的多谐振荡器
单稳态触发器实验
10.3.1 门电路构成的单稳态触发器
测试演示、面包板安装调试课
10.3.2 集成单稳态触发器
10.3.3 单稳态触发器的应用
施密特触发器实验
10.4.器的应用
计算机仿真与讲授课
2.2.2 或非门
2.2.3 异或门
2.2.4 同或门
其它逻辑门
2.3.1 三态逻辑门
计算机仿真与讲授课
2.3.2 集电极开路逻辑门
集成电路逻辑门
2.4.1 概述
讲授课
2.4.2 TTL集成电路逻辑门
2.4.3 CMOS集成电路逻辑门
2.4.4 集成逻辑门的性能参数
4.3.2 二进制编码器
4.3.3 二－十进制编码器
4.3.4 编码器应用举例
译码器实验：
4.4.1 译码器的概念
计算机仿真课
4.4.2 二进制译码器
4.4.3 二－十进制译码器
4.4.4 用译码器实现逻辑函数
4.4.5 显示译码器
4.4.6 译码器应用举例
数据选择器与数据分配器
4.5.1 数据选择器
7.2.1时序逻辑电路的分析步骤
讲授课
7.2.2 同步时序逻辑电路分析举例
7.2.3 异步时序逻辑电路分析举例
7.3 同步时序逻辑电路的设计实验：
7.3.1 同步时序逻辑电路的基本设计步骤
讲授课
7.3.2 同步时序逻辑电路设计举例
存储器与可编程器件
存储器概述
8.1.1 存储器的分类
讲授课
8.1.2 存储器的相关概念
多谐振荡器
10.2.1 门电路构成的多谐振荡器
讲授课
10.2.2 采用石英晶体的多谐振荡器
单稳态触发器实验
10.3.1 门电路构成的单稳态触发器
测试演示、面包板安装调试课
10.3.2 集成单稳态触发器
10.3.3 单稳态触发器的应用
施密特触发器实验
10.4.器的应用
计算机仿真与讲授课
2.2.2 或非门
2.2.3 异或门
2.2.4 同或门
其它逻辑门
2.3.1 三态逻辑门
计算机仿真与讲授课
2.3.2 集电极开路逻辑门
集成电路逻辑门
2.4.1 概述
讲授课
2.4.2 TTL集成电路逻辑门
2.4.3 CMOS集成电路逻辑门
2.4.4 集成逻辑门的性能参数
精品课件-数字电子技术-第8章
入端 TR
的电压低于
1 3
VDD 时,A2
输出高电平,使基本
ቤተ መጻሕፍቲ ባይዱRS
触发器翻转,Q＝
1。
第8
2、基本 RS 触发器 由两个或非门 G1、G2 组成。当 R 端置 1 时,触发器置 0,输出端 OUT
为 0；当 S 端置 1 时,触发器置 1,输出端 OUT 为 1。当直接复位端 RD 加
低电平时,不管其它输入状态如何,触发器直接置 0,输出端 OUT 为 0；不使
容元件,就可以很方便地构成多谐振荡器、单稳态触发器以及施密特 触发器等脉冲的产生与整形电路。555 还可输出一定功率，可驱动 微电机、指示灯、扬声器等。它在脉冲波形的产生与变换、仪器与 仪表、测量与控制、家用电气与电子玩具等领域都有着广泛的应用。
第8
表8－1 CC7555定时器的逻辑功能表
阈值输入 TH⑥ 触发输入 TR ②
第8
555定时器按内部器件类型可分为双极型（TTL型）和单 极型（CMOS型）。TTL型产品型号的最后3位数码是555或556， CMOS型产品型号的最后4位数码是7555或7556，它们的逻辑功 能和外部引线排列完全相同。555芯片和7555芯片是单定时器， 556芯片和7556芯片是双定时器。TTL型的定时器静态功耗高， 电源电压使用范围为＋5～＋15V；CMOS型的定时器静态功耗 较低，输入阻抗高，电源电压使用范围为＋3～＋18V，且在 大多数的应用场合可以直接代换TTL型的定时器。下面以CMOS 型的CC7555
×
×
2 ＞ 3 VDD
1
1 ＞ 3 VDD
1
2 ＜ 3 VDD
0
1 ＜ 3 VDD
0
2 ＜ 3 VDD