实验三 4位全加器的设计

姓名：李良呈班级：电科13-1 学号：13200114

实验三 4位全加器的设计

一、实验目的

熟悉利用Quartus II 的原理图输入方法设计简单组合电路，掌握层次化设计的方法，并通过一个4位全加器的设计，掌握利用EDA软件进行原理图输入方式的电子线路设计的详细流程。

二、实验原理

一个4位全加器可以由4个一位全加器构成，加法器间的进位可以串行方式实现，即将低位加法器的进位输出cout 与相邻的高位加法器的最低进位输入信号cin 相接。

加法器举例说明：设M = 1101 ，N = 1110，CIN=0，则

1、半加器（设其名为h_adder）的电路：

2、全加器（设其名为f_adder）的电路：

三、实验内容和步骤

1、完成半加器和全加器的设计，包括原理图输入、编译、综合、适配、仿真；

2、建立一个更高层次的原理图设计，利用以上获得的1位全加器构成4位全加

器，并完成编译、综合、适配、仿真。

四、仿真分析及心得体会半加器：

全加器：

心得体会：学会使用绘图的方法绘制新的全加器!,对全加器有了更充分的认识。