计算机组成原理习题库
计算机组成原理习题库
第一章计算机系统概论
1.选择题
1、电子计算机问世至今，新型机器不断推陈出新，不管怎么更新，依然具有“存储程序”的特点，最早提出这种概念的是B。
A.巴贝奇（Charles Babage）
B.冯·诺依曼（von Neumann）
C.帕斯卡（Blaise Pascal）
D.贝尔（Bell）
2、下了描述中B是正确的。
A.控制器能理解、解释并执行所有的指令及存储结果
B.一台计算机包括输入、输出、控制、存储及算术逻辑运算五个部分
C.所有的数据计算都在CPU的控制器完成
D.以上答案都正确
3、电子计算机的运算/逻辑单元、控制、单元及主要存储器合称为C。
A.CPU
B.ALU
C.主机
D.UP
4、计算机系统中的存储系统是指D。
A.RAM存储器
B.ROM存储器
C.主存
D.主存和辅存
5、冯·诺依曼机工作方式的基本特点是B。
A.多指令流单数据流
B.按地址访问并顺序执行指令
C.堆栈操作
D.存储前内容选择地址
6、由0、1代码组成的语言，称为C。
A.汇编语言
B.人工语言
C.机器语言
D.高级语言
7、下列语句中C是正确的。
A.1KB=1 024×1 024 B
B. 1KB=1 024 B
C.1MB=1 024×1 024 B
D. 1MB=1 024 B
8、一片1MB的磁盘能存储D的数据。
A.106字节
B. 10-6字节
C. 109字节
D. 220字节
二、填空题
1、计算机硬件包括运算器、控制器、存储器、输入设备和输出设备。其中运算器、控制器和存储器组成主机，运算器和控制器可统称为CPU。
简答：
1.简述冯．诺依曼计算机的特点
2.按照冯．诺依曼原理，现代计算机应具备哪些功能？
答：按照冯．诺依曼原理，现代计算机应具备以下5个功能：
⑴输入输出功能：能把原始数据和解题步骤及中间结果接收下来（输入），把计算结果与计算过程中出现的情况告诉（输出）给用户。
⑵记忆功能：应能“记住”原始数据、解题步骤及中间结果。
⑶计算功能：应能进行一些最基本的运算。这些基本运算能组成人们所需要的复杂运算。
⑷判断功能：计算机在进行一步操作后，应能从预先无法确定的几种方案中选择一种操作方案。
⑸自我控制功能：计算机应能保证程序执行的正确性和各部件间的协调性。第三章系统总线
选择题
1、计算机使用总线结构便于增减外设，同时C。
A.减少了信息传输量
B.提高了信息的传输速度
C.减少了信息传输线的条数
2、计算机使用总线结构的主要优点是便于实现积木化，缺点是 C 。
A.地址信息、数据信息和控制信息不能同时出现
B.地址信息与数据信息不能同时出现
C.两种信息源的代码在总线中不能同时传送
16．计算机使用总线结构的主要优点是便于实现积木化，同时______。
A 减少了信息传输量
B 提高了信息传输的速度
C 减少了信息传输线的条数
D 加重了CPU的工作量
3、在三种集中式总线控制中，C方式响应时间最快。
A.链式查询
B.计数器定时查询
C.独立请求
4、三种集中式总线控制中，A方式对电路故障最敏感。
A.链式查询
B.计数器定时查询
C.独立请求
5、连接计算机与计算机之间的总线属于 C 总线。
A.片内
B.系统
C.通信
6、在计数器定时查询方式下，若每次计数从上一次计数的终止点开始，则B。
A.设备号小的优先级高
B.每个设备使用总线的机会相等
C.设备号大的优先级高
7、在计数器定时查询方式下，若计数从0开始，则A。
A.设备号小的优先级高
B.每个设备使用总线的机会相等
C.设备号大的优先级高
8、在独立请求方式下，若有N个设备，则B。
A.有一个总线请求信号和一个总线响应信号
B. 有N个总线请求信号和N个总线响应信号
C. 有一个总线请求信号和N个总线响应信号
9、系统总线中的数据线、地址线和控制线是根据C来划分的。
A.总线所处的位置
B.总线的传输方向
C.总线传输的内容
10、在各种异步通信方式中，C速度最快。
A.全互锁
B.半互锁
C.不互锁
11、在同步通信中，一个总线周期的传输过程是C。
A.先传送数据，再传输地址
B.先传送地址，再传输数据
C.只传输数据
12、总线复用方式可以C。
A.提高总线的传输带宽
B.增加总线的功能
C.减少总线中信号线的数量
13、总线的异步通信方式A。
A.不采用时钟信号，只采用握手信号
B. 既采用时钟信号，又采用握手信号
C. 既不采用时钟信号，又不采用握手信号
14、总线的半步通信方式B。
A.不采用时钟信号，只采用握手信号
B. 既采用时钟信号，又采用握手信号
C. 既不采用时钟信号，又不采用握手信号
15.总线通信中的同步控制是B
A.只适合于CPU控制的方式
B.由统一时序控制的方式
C.只适合于外围设备控制的方式
D.只适合于主存
16．计算机使用总线结构的主要优点是便于实现积木化，同时______。
A 减少了信息传输量
B 提高了信息传输的速度
C 减少了信息传输线的条数
D 加重了CPU的工作量
二、填空题
1.系统总线是连接CPU、主存、IO设备之间的信息传送线，按传输内容不同，
又可分为地址线、数据线和控制线，分别来传送地址、数据和控制信号。
2.一个总线传输周期包括申请分配阶段、寻址阶段、传数阶段和结束阶段四个阶段。
第四章存储器
一、选择题
1.一个16K×32位的存储器，其地址线和数据线的总和是___B____
A.48
B.46
C.36
2.一个512KB位的存储器，其地址线和数据线的总和是___C____
A.17
B.19
C.27
3.某计算机字长是16位，他的存储容量是64KB，按字编址，他的寻址范围是
__C__
A.64k
B.32KB
C.32K
4.某计算机字长是16位，他的存储容量是1MB，按字编址，他的寻址范围是
__A__
A.512K
B.1M
C.512KB
5.某计算机字长是32位，他的存储容量是64KB，按字编址，他的寻址范围是
_B___
A.16KB
B.16K
C.32K
6.某计算机字长是32位，他的存储容量是256KB，按字编址，他的寻址范围
是_B___
A.128K
B.64K
C.64KB
7.若主存每个存储单元为16位，则__B_
A.其地址线为16根
B.其地址线与16无关
C.其地址线与16有关
8.交叉编址的存储器实质是一种____A__存储器，它能_____执行_______独立
的读/写操作。
A.模块式、并行、多个
B.模块式、串行、多个
C.整体式、并行、一个
9.一个四体并行低位交叉存储器，每个模块的容量是64K×32位，存储周期为
200ns，在下述说法中___B_____是正确的。
A.在200ns内，存储器能向CPU提供256位二进制信息
B.在200ns内，存储器能向CPU提供128位二进制信息
C.在50ns内，存储器能向CPU提供32位二进制信息
10.在程序的执行过程中，Cache语主存的地址映射是由___C___。
A.操作系统来管理的
B.程序员调度的
C.由硬件自动完成的
11.在下列因素中，与Cache的命中率无关的是_____C___
A.Cache块的大小
B.Cache的容量
C.主存的存取时间
12.常用的虚拟存储器寻址系统由 A 两级存储器组成.
A.主存---辅存
B.cache---主存
C.cache---辅存
D.主存----硬盘
二、填空题
1.Cache、主存和辅存组成三级存储系统，分级的目的是提高速度、扩大容量。
2.欲组成一个32K×8的存储器，分别选用1K×4位、16K×1位、2K×8位的
三种不同规格的存储芯片时，各需64、16、16片
3.欲组成一个64K×16的存储器，分别选用32K×8位、16K×1位、1K×4位
的三种不同规格的存储芯片时，各需4、64、256片
4.用1K×1的存储芯片组成16K×8位的存储器共需___128_片，若将这些芯片
装在几块板上，设每块板的容量位4K×8位，则该存储器所需的地址码位数是______14____,其中____2__位用于选板，___2___位用于选片，____10___位用于存储芯片的片内地址。
5.主存储器位1MB即等于___1024___KB，又可表示为____220___.
6.主存和Cache的地址映像方法很多，常用的有__直接映像、全相连映像、和
组相连映像三种，在存储管理上常用的替换算法是先进先出和最近很少用法。
7.设有一个四体低位交叉的存储器，每个体的容量为256K×64位，存取周期
为200ns。则数据总线的宽度为64位，若总线传送周期为50ns。CPU连续读4个字所需要的时间是__350ns
8.在Cache—主存的地址映像中，全相连映射灵活性最强，全相连映射成本最
高。
9.在写操作时，对Cache语主存单元同时修改的方法称为写直达法，若每次之
暂时写入Cache，直到替换时才写入主存的方法称为写回法。
10.一个n路组相连映像的Cache中，共有M块数据。当n=1时，该Cache变为
直接映像；当n=M时，该Cache变为全相连映像。
11.一个四路组相连的Cache共有64块，主存共有8192块，每块32个字。则主
存地址中的主存字块标记为9位，组地址为4位，字块内地址位5位
12.0101按配奇原则写出其海明码0100101 ；
三、问答题
1. 设CPU共有16根地址线，8根数据线，并用MREQ作为访存控制信号（低
电平有效），用WR作为读写控制信号（高电平为读，低电平为写）。现有ROM 芯片：2K*8、8K*8、32K*8，4K*8，RAM芯片：1K*4、2K*8、8K*8、16K*8、4K*4及各种门电路，画出CPU的连接图。要求如下：
01. 存储芯片的地址分配为：最小4K地址空间为系统程序区；相邻的4K地
址空间为系统程序工作区；与系统程序工作区相邻的24K为用户程序区。
02. 指出选用的存储芯片类型及数量。用4K*8位ROM1片，4K*4位RAM2
片，8K*8位RAM3片
03. 详细画出片选逻辑。
2. 设某计算机采用直接映像的cache，已知主存容量为4M，cache容量为4096Ｂ，字块长度为８个字（３２位／字）
01. 画出主存与cache的地址字段分配情况图
02. cache的初态为空，CPU从主存中第0……99号单元读出100个字，重复
读10次，问命中率多少？
03. 如果cache的存取时间是50ns，主存的存取时间是500ns，根据02题的
命中率求平均存取时间。
04. 计算cache——主存系统效率。
答: 1) Array 2）命中率【（100*10-13）/100*10】*100%=98.7%
3）平均访问时间0.987*50ns+（1-0.987）*500ns=55.85ns
4）Cache——主存系统的效率（50ns/55.85ns）*100%=89.5%
3设CPU共有16根地址线，8根数据线，并用MREQ作为访存控制信号（低电平有效），用WR作为读写控制信号（高电平为读，低电平为写）。现有1K*4位RAM,4K*8位RAM,2K*8位ROM芯片以及74138译码器和各种门电路，画出CPU 的连接图。要求如下：
1：主存地址空间分配：A000H~A7FFH为系统程序区；A800H~AFFFH为用户程序区。1片2K*8位ROM，4片1K*4位RAM
2：合理选用存储芯片。说明选择几片，并写出每片存储芯片的二进制地址范围A800H~ABFFH；AC00H~AFFFH
3：详细给出存储芯片的片选逻辑。
4、设某微机的寻址范围为64K，接有8片8K的存储芯片，存储芯片的片选信号为CS，要求：
01、详细画出片选逻辑
02、写出每片RAM的寻址范围
03、如果运行时发现不论往那片RAM存放8K数据，以4000H为起始地址的存储芯片都有与之相同的数据，分析故障原因。
04、若出现译码中的地址线A13与CPU断线，并搭接在地电平上的故障，后果如何？
5、设某微机的寻址范围为64K，接有8片8K的存储芯片，存储芯片的片选信号为CS，要求：
01、详细画出片选逻辑
02、写出每片RAM的寻址范围
03、如果运行时发现只有以0000H为起始地址的存储芯片不能读写，分析故