毕业设计83吉林建筑工程学院存储器扩展系统设计
存储器扩展课程设计
存储器扩展课程设计一、课程目标知识目标：1. 学生能理解存储器的基本概念，掌握存储器扩展的原理与方法；2. 学生能掌握存储器扩展涉及的硬件及软件知识，如地址线、数据线、控制线等；3. 学生能了解不同类型存储器的特点，如RAM、ROM、EEPROM等。
技能目标：1. 学生能运用所学知识，设计简单的存储器扩展方案；2. 学生能通过编程实现对存储器的读写操作；3. 学生能分析和解决存储器扩展过程中可能出现的问题。
情感态度价值观目标：1. 培养学生对新知识的好奇心和探索精神，激发学生主动学习计算机硬件的兴趣；2. 培养学生具备团队协作精神，学会在团队中分享与交流；3. 培养学生严谨的学习态度，提高学生对硬件知识的应用能力。
课程性质：本课程为计算机硬件课程，旨在帮助学生掌握存储器扩展相关知识，提高学生的实际操作能力。
学生特点：学生具备一定的计算机硬件基础，对存储器扩展有一定了解，但实际操作能力有待提高。
教学要求：结合学生特点，注重理论与实践相结合，通过案例分析、实际操作等教学方式，使学生能够掌握存储器扩展的相关知识，并能够运用所学知识解决实际问题。
同时，注重培养学生的团队协作能力和创新精神。
在此基础上，将课程目标分解为具体的学习成果，以便于后续教学设计和评估。
二、教学内容1. 存储器概述：介绍存储器的基本概念、分类、作用及其在计算机系统中的重要性。
- 章节关联：课本第二章“存储器系统”2. 存储器扩展原理：讲解存储器扩展的基本原理，包括地址线、数据线、控制线的扩展方法。
- 章节关联：课本第二章“存储器扩展”3. 存储器扩展硬件：介绍存储器扩展涉及的硬件设备，如RAM、ROM、EEPROM等。
- 章节关联：课本第二章“存储器类型”4. 存储器扩展编程：讲解如何通过编程实现对存储器的读写操作。
- 章节关联：课本第三章“存储器编程”5. 存储器扩展案例分析：分析实际存储器扩展案例，使学生了解并掌握实际应用中的存储器扩展方法。
单片机任务5.1 存储器扩展电路的设计与制作
MOVC A,@A+DPTR
MOVC A,@A+PC
3．EEPROM扩展实例 电擦除可编程只读存储器EEPROM是一种可用电气方法在
线擦除和再编程的只读存储器，它既有RAM可读可改写的特性， 又具有非易失性存储器ROM在掉电后仍能保持所存储数据的优 点。因此，EEPROM在单片机存储器扩展中，可以用作程序存 储器，也可以用作数据存储器，至于具体做什么使用，由硬件电 路确定。
单片机扩展存储器的关键是搞清楚扩展芯片的地址范围， 8031最大可以扩展64 KB(0000H～FFFFH)。决定存储器芯片地 址范围的因素有两个：一个是片选端的连接方法，一个是存储器 芯片的地址线与单片机地址线的连接。在确定地址范围时，必须 保证片选端为低电平。
本例中，2732的片选端总是接地，因此第一个条件总是满足 的，另外，2732有12条地址线，与8031的低12位地址相连，编 码结果见表5-2。
解：(1)选择芯片 本例要求选用8031单片机，内部无ROM区， 无论程序长短都必须扩展程序存储器(目前较少这样使用，但扩 展方法比较典型、实用)。
(2)硬件电路图 8031单片机扩展一片2732程序存储器电路如 图5-2所示。
图5-2 单片机扩展2732 EPROM电路
(3)芯片说明 1)74LS373。74LS373是带三态缓冲输出的8D锁存器，由于
2．EPROM程序存储器扩展实例 紫外线擦除电可编程只读存储器EPROM是国内用得较多的
程序存储器。EPROM芯片上有一个玻璃窗口，在紫外线照射下， 存储器中的各位信息均变1，即处于擦除状态。擦除干净的 EPROM可以通过编程器将应用程序固化到芯片中。 [例5-1] 在8031单片机上扩展4 KB EPROM程序存储器。
存储器扩展实验.
实验一存储器扩展实验一、实验目的1、学习掌握存储器扩展方法和存储器读/写。
2、掌握存储器地址译码方法。
3、了解6264RAM特性。
二、实验设备1、TDN86/51或TDN86/88教学实验系统一套2、排线、导线若干三、实验内容及步骤（共2个实验）1、扩展存储器的地址编码2、存储器扩展实验（1）、按实验（1）线路图所示编写程序，通过8255产生适当的时序对6264RAM进行读/写。
实验程序如下：STACK SEGMENT STACK DW 64 DUP(?) STACK ENDSCODE SEGMENTASSUME CS:CODESTART: MOV BX,3000H MOV DX,0E010HMOV CX,0010HMOV AL,80HOUT 63H,ALA1: MOV AL,DHOUT 62H,ALMOV AL,DLOUT 61H,ALMOV AL,[BX]OUT 60H,ALMOV AL,0CHOUT 63H,ALMOV AL,0DHOUT 63H,ALINC BXINC DXLOOP A1MOV AL,90HOUT 63H,ALMOV BX,3000HMOV CX,0010HMOV DX,0E010HMOV SI,4000HA2: MOV AL,DHOUT 62H,ALMOV AL,DLOUT 61H,ALMOV AL,0EHOUT 63H,ALIN AL,60HMOV [SI],ALCMP AL,[BX]JNZ A4MOV AL,0FHOUT 63H,ALINC SIINC BXINC DXLOOP A2MOV AX,014FHINT 10HMOV AX,014BHINT 10HA3: JMP A3A4: MOV AX,0145HINT 10HA5: JMP A5CODE ENDSEND START实验步骤：①分析线路图，画出参考程序流程图；②按图（1）连接实验线路；③输入程序并检查无误，经汇编、连接后装入系统；④在3000～300FH单元中填入16个数；⑤运行程序，在“OK”（正确）或“E”（错误）提示出现后，用CTRL＋C来终止程序运行；⑥用D命令检查4000～400FH单元中的内容和3000～300FH中的数据是否一致。
08.扩展存储器设计[zhuzhuzhuzhu]
![08.扩展存储器设计[zhuzhuzhuzhu]](https://img.taocdn.com/s3/m/6f25ba4d2b160b4e767fcf7e.png)
1
1
1
1
1
1
1
1
1 1
1
1
1(7FFFH) 8K-
可见,当单片机输出地址7000H~8FFFH 2764的 8K 号单元, 8K可见,当单片机输出地址7000H 8FFFH时,选中2764的0~8K-1号单元, 7000H 8FFFH时 选中2764 即按照上面电路扩展的4K存储器的地址范围是0000H 1FFFH( 8K字 4K存储器的地址范围是0000H~1FFFH 即按照上面电路扩展的4K存储器的地址范围是0000H 1FFFH(共8K字 节).
8.1 外部程序存储器设计
.扩展时所用芯片1 2764引脚功能 2764引脚功能
A0~A12 A0 A12 CE OE PGM D0~D7 D0 D7 Vpp 地址线 选片 读 编程脉冲 输入 数据线 编程电源
2764----8K 2764----8K EPROM ---VPP A12 A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND Vcc PGM N.C A8 A9 A11 OE A10 CE D7 D6 D5 D4 D3
一个机器周期
地址A8 A15 地址A8~A15 A8 指令码
地址A8~A15 地址 指令码 A0~A7 A0 A7
.存储器地址分析----究竟单片机输出什么地址值时, 可以指向存储器中的某一单元. 指向存储器中的某一单元. 指向存储器中的某一单元
8051P2.7 P2.4 P2.3 ……… P2.0 (2764 /CE A12 A11 A10 A9 A8 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
存储器扩展实验实验报告(3篇)
第1篇一、实验目的1. 理解存储器扩展的基本原理和意义。
2. 掌握位扩展、字扩展和字位同时扩展的实现方法。
3. 学会使用存储器扩展技术解决实际应用中的存储需求。
二、实验原理存储器扩展是指通过增加存储器芯片数量或改变存储器芯片的位宽，使存储器的容量或存储字长满足实际应用需求的过程。
存储器扩展主要有位扩展、字扩展和字位同时扩展三种方式。
1. 位扩展：当存储芯片的数据位小于CPU对数据位的要求时，采用位扩展方式。
将所有存储芯片的地址线、读写控制线并联后与CPU的地址线和读写控制线连接，各存储芯片的数据总线汇聚成更高位宽的数据总线与CPU的数据总线相连。
2. 字扩展：当存储芯片的存储容量不能满足CPU对存储容量的要求时，采用字扩展方式。
将所有存储芯片的数据总线、读写控制线各自并联后与CPU数据总线、读写控制线相连，各存储芯片的片选信号由CPU高位多余的地址线译码产生。
3. 字位同时扩展：同时进行位扩展和字扩展，以满足存储器容量和存储字长的需求。
三、实验仪器与设备1. 电脑：用于运行实验软件和编辑实验报告。
2. 实验软件：如Multisim、Proteus等，用于搭建实验电路和仿真实验结果。
3. 存储器芯片：如SRAM、ROM等，用于实现存储器扩展。
四、实验内容1. 位扩展实验（1）搭建位扩展实验电路，使用两片SRAM芯片，分别连接地址线、数据线和读写控制线。
（2）编写实验程序，对扩展后的存储器进行读写操作。
2. 字扩展实验（1）搭建字扩展实验电路，使用两片SRAM芯片，分别连接地址线、数据线和读写控制线。
（2）编写实验程序，对扩展后的存储器进行读写操作。
3. 字位同时扩展实验（1）搭建字位同时扩展实验电路，使用两片SRAM芯片，分别连接地址线、数据线和读写控制线。
（2）编写实验程序，对扩展后的存储器进行读写操作。
五、实验步骤1. 搭建位扩展实验电路，连接好所有芯片和引脚。
2. 编写位扩展实验程序，实现存储器的读写操作。
LJY第8章-MCS-51单片机扩展存储器的设计1
（4）编程校验方式 （5）编程禁止方式
/OE为高 输出呈高阻状态。
可整理ppt
44/19
8.4.2 程序存储器的操作时序 访问程序存储器的控制信号:
（1）ALE （2）PSEN* （3）EA* 1:片内 0：片外 如果指令是从片外EPROM中读取，ALE用于低8位地 址锁存，PSEN*接外扩EPROM的OE*脚。
可整理ppt
44/38
8.6 EPROM和RAM的综合扩展
8.6.1 综合扩展的硬件接口电路 例8-2
（1）各芯片地址空间分配 （2）控制信号及片选信号 IC2和IC4占用地址空间为2000H～3FFFH （P2.6=0、P2.5=1）共8KB。同理IC1、IC3地址 范围4000H～5FFFH（P2.6=1、P2.5=0、 P2.7=0）。线选法地址不连续，地址空间利用不充 分。
全地址译码方式，每次只能选中一个存储单元。同
类存储器间不会产生地址重叠的问题。
可整理ppt
44/12
如果用74LS138把64K空间全部划分为每块4KB， 如何划分？
可整理ppt
44/13
8.3.3 外部地址锁存器 常用的地址锁存器芯片有: 74LS373、8282、 74LS573等。
可整理ppt
介绍2764、27128、27256、27512芯片的接 口电路。
可整理ppt
44/23
外扩16K字节的EPROM 27128的接口电路 图
可整理ppt
44/24
MCS-51外扩单片32K字节的EPROM 27256的接 口。
可整理ppt
44/25
3. 使用多片EPROM的扩展电路 MCS-51扩展4片27128
存储器容量扩展课件
地址总线
16bits
RAM 65536×4
控制总线
4bits 数据总线
地址总线 16bits 控制总线
65536×8
RAM
4 bits
地址总线
16bits
RAM 65536×4
4bits 数据总线
控制总线
8bits 数据总线
16bits RAM
4 bits
图 8.26 存储器的位（字长）扩展示意图
2016/10/12
▽
A 524, 288
▽
1,048,575 ▽
▽
E0
&
E1
EN
图 8.29 存储器字扩展实例
DI / O0
DI / O1
DI / O2
4-bit 数据总线
DI / O3
9
8.4 存储器容量扩展
➢ 8.4.3 字位扩展 字数和位数可以同时扩展。
A20
A19
BIN / FOUR
图8.30是一个实例，它用 8片512k字×4位的RAM器 件构成一个2M字× 8位的 存储体。
2016/10/12
11
本章小结
RAM是易失性存储器，与其相比，ROM是一种非易失性存储器，可 分为可编程ROM和固定ROM，其本质上说是一种与或阵列。
存储器的扩展是半导体存储器使用中的一个重要问题，主要介绍了 位扩展、字扩展和字位扩展三种扩展方式。
2016/10/12
12
位扩展增加了每个地址中存储的数据的bit数，而字扩展增加了存储 矩阵地址的数量，这两种操作都可以达到增加存储容量的目的。
本节将介绍存储器的字扩展、位扩展和字位扩展的方法。由于ROM 的容量扩展和RAM类似，本节中关于存储器容量的扩展均以RAM的 扩展为例。
毕业设计83吉林建筑工程学院存储器扩展系统设计
毕业设计83吉林建筑工程学院存储器扩展系统设计摘要：本文针对吉林建筑工程学院的存储器扩展需求，设计了一个存储器扩展系统。
该系统使用模块化设计，包括存储器模块、控制器模块和接口模块。
通过扩展存储容量，提高数据处理效率，满足学院日益增长的存储需求。
关键词：存储器扩展系统；模块化设计；数据处理效率1.引言随着信息技术的快速发展，数据量不断增长，存储需求也日益增加。
吉林建筑工程学院作为一所高校，需要存储大量的教学、科研和管理数据。
因此，设计一个存储器扩展系统对于提高数据存储和处理效率具有重要意义。
2.系统设计存储器扩展系统主要包括存储器模块、控制器模块和接口模块。
2.1存储器模块存储器模块是存储器扩展系统的核心组成部分，用于存储数据和程序。
根据需求，存储器模块可采用硬盘、固态硬盘或者其他存储设备。
通过扩展存储容量，可以满足学院的存储需求。
同时，存储器模块应具备高性能、高可靠性和可扩展性等特点，以提高数据存取速度和系统的稳定性。
2.2控制器模块控制器模块用于控制存储器模块的读写操作。
它负责存储器的地址解码、数据传输和信号控制等功能。
为了提高控制器的性能，我们可以采用专用的控制芯片，如快速存储器控制器（SMC）或者存储器控制模块（MCM）。
控制器模块还可以实现存储器的带宽管理和数据缓存等功能，以优化数据访问速度。
2.3接口模块接口模块用于将存储器扩展系统与原有系统连接起来。
接口模块可以采用并行接口（如IDE或SCSI）或者串行接口（如SATA或USB）。
通过接口模块，可以实现存储器扩展系统与原有系统之间的数据传输和通信。
同时，接口模块还可以支持热插拔功能，方便存储设备的更换和升级。
3.系统实施在实施存储器扩展系统时，首先需要确定存储器的类型和容量。
然后，根据存储器的规格和接口要求，选择合适的存储器模块、控制器模块和接口模块。
接下来，进行硬件和软件的配置和安装工作，包括存储器的安装、驱动软件的安装和系统的配置等。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
《微机原理及其应用》课程设计论文格式共包括以下两个部分：（一）论文部分一、封面具体格式见下面样例。
二、正文论文的主体部分，针对所做的设计题目进行相应的论述。
具体格式见下面样例。
三、总结对完成的课程设计的总结和体会，字数要求在300～500字之间。
四、参考文献在设计过程中，查阅的资的列表，要求3篇以上。
（二）图纸部分图纸要求：1、以标准的A3白图纸打印，尺寸：420×297(mm)2、图纸布局如下图所示：3、右下图标尺寸及欺项目如下：微机原理课程设计论文姓名：翁元炉班级：信工042学号：32指导教师：陈伟利日期：目录一、课程设计题目及要求 (1)1、题目 (1)2、课程设计要求 (1)二、课程设计目的 (1)三、8086芯片及相关外围器件选用介绍 (1)1、8086芯片 (1)2、2864芯片（EEPROM） (8)3、6264芯片（静态RAM） (9)4、键盘/显示器接口芯片8279 (11)5、译码器74LS138 (13)6、地址锁存器74LS373 (14)7、LED数码管显示 (15)8、键盘接口设计 (15)四、系统软件设计………………………………………………五、总结…………………………………………………………六、参考文献……………………………………………………（另附总电路图一张）一、课程设计题目及要求1、题目：存储器扩展系统设计2、课程设计要求1）可以用键盘向存储器内写入和读出数据，并用LED数据管显示。
2）数据输入可用10进制或16进制（可选）。
3）地址采用16进制显示。
采用1片6164（RAM）和1片2864（EEROM）对8086进行外围存储器扩展，使学生进一步理解扩展存储器的硬件连接方法和级联硬件连接方法。
同时，本设计还使用8279键盘/显示接口芯片为8086扩展了16个键盘和6位7段数码管显示块。
方便在程序调试时，对程序进行测试。
通过本设计使设计同学了解8086的外围硬件设计的全过程，加深学生对8086及相关的外围器件认识和理解。
为将来走向工作出岗位打下坚实的基础。
二、课程设计目的：1．通过《微型计算机原理及应用》课程设计，使学生能够进一步了解微型计算机工作原理, 微型计算机的硬件结构及微型计算机软件编程。
2．要求学生根据接口电路的硬件要求进行计算机的汇编语言程序设计，使学生的软件编程能力得到加强,对接口电路的综合应用能力有较大提高。
三、8086芯片及相关外围器件选用介绍1、8086芯片8086是一个40管脚的器件，外部采用40芯双列直插式封装。
图一是8086的引脚图，括号内为最大模式下引脚的定义。
为了便于组成不同规模的系统，Intel公司为8086设计了两种工作模式。
在不同的工作模式下，管脚的定义不同。
8086的各类信号线包括20根地址线，16根数据线及控制线、状态线、时钟、电源和地线等。
总线大大超过了40根线。
因此，为了满足封装的要求，必须采用一线多用的方法。
图一8086引脚图下面介绍各引脚的功能及特点：1）数据总线D0～D1516位，双向传输，可分别使用其低8位或高8位，该总线与地址总线A0～A15共用CPU引脚形成复用总线AD0～AD15，地址、数据分时传送。
2）地址总线A0～A1920位，单向，地址由CPU产生，用于寻址访问存储器单元或IO端口。
A0～A15与D0～D15复用，A16～A19与状态信号S3～S6复用(A16/S3～A19/S6)。
其中AD15～AD0地址／数据复用信号（标号2～16、39），双向，三态。
在总线周期的T1状态（地址周期）AD15～AD0上出现的是低16位的地址信号A15～A0；在T3状态（数据周期）AD15～AD0上出现的是数据信号D15～D0。
作为分时复用管脚，因为既做地址信号，又做数据信号，因此是双向信号。
在总线周期的T1状态AD15～AD0输出CPU所要访问的存储器或者I/O端口的地址；而在总线周期的T3状态，AD15～AD0上出现的是CPU和存储器或I/O端口交换的数据。
T2状态对于读周期和写周期来说AD15～AD0上的状态是不同的：在是读周期，AD15～AD0要从CPU驱动（地址周期）切换为存储器或I/O端口驱动（数据周期），AD15～AD0管脚需要在一个状态周期内维持高阻状态，以便不同总线驱动源的切换。
如果是写周期，地址和数据信号都是由CPU驱动，所以CPU从T2开始便输出数据。
T2～T3都是数据周期。
A19/S6～A16/S3 (Address/Status)：地址／状态复用信号（标号35～38），输出。
在总线周期的T1状态（地址周期）A19/S6～A16/S3上出现的是地址的高4位。
在T2～T4状态，A19/S6～A16/S3上输出状态信息。
3）状态信号S3～S6S6：指示8086当前是否与总线相连。
S6＝0表示8086连在总线上。
S5：表示中断允许标志状态。
S5＝1表示中断允许标志IF＝1（对可屏蔽中断请求起作用）。
S5＝0表示IF＝0，禁止可屏蔽中断。
S4和S3用来指出当前使用的段寄存器。
S4、S3代码组合对应的含义如表4.2.1所示：表1地址和状态信号也都是由CPU驱动，所以T1地址周期之后，紧接着的T2～T4是状态周期。
4）控制信号与CPU工作模式无关的信号有：BHE#、NMI、INTR、RD#、CLK、RESET、READY#、TEST#、MN/MX#、GND最小模式下控制信号⑴M/IO#(Memory/Input and Output)：存储器或者I/O控制信号（标号28），输出，三态。
M/IO#输出为高电平，指示CPU正在执行存储器访问指令，进行和存储器之间数据交互；如果为低电平，表示CPU正在执行I/O指令，进行和I/O接口之间数据传输。
为1时，CPU作存储器访问；为0时，CPU作端口访问。
⑵DT/R#(Data Transmit/Receive)：数据驱动器数据流向控制信号（标号27），输出，三态。
在8086系统中，通常采用8286或8287作为数据总线的驱动器，用DT/R#信号来控制数据驱动器的数据传送方向。
当DT/R#＝1时，数据驱动器进行数据发送；DT/R#＝0时，数据驱动器进行数据接收。
用于控制双向数据总线收发器的驱动方向。
⑶BHE#/S7(O)：为0时，总线高字节允许传送；为1时，总线高字节禁止传送。
BHE#控制对存储器按双字节输出时，高字节总线允许打开传送。
即只给一个字地址，输出两个字节。
S7备用。
⑷RD#(Read)：读信号（标号32），输出，三态。
RD#信号有效，表示CPU 执行一个对存储器或I/O端口的读操作，在一个读操作的总线周期中，RD#在T2～T3状态中有效，为低电平。
为0时，CPU作读操作。
⑸WR#(Write)：写信号（标号29），输出，三态。
WR#信号有效，表示CPU 执行一个对存储器或I/O端口写操作，在写操作总线周期中，WR#在T2～T3状态中有效，为低电平。
为0时，CPU作写操作；M/IO#，RD#，WR#组合成系统的存储器和端口的读写信号：MEMR#，MEMW#，IOR#，IOW#。
高电平有效时，将地址存入外部地址锁存器。
通常用RD#以及WR#信号控制存储器或I/O的读出和写入端。
RD#和WR#指出CPU当前进行的是读还是写操作，它和M/IO#信号一起，指出当前进行的是存储器读、I/O读、存储器写、I/O写四种操作中的哪一种。
RD#和WR#信号除了在T2～T3状态中有效外，还在T W（等待）状态有效。
表4.2.2为对存储器或I/O的读／写操作选择。
表 2⑹DEN#(Data Enable)(O)：数据使能信号（标号26），输出，三态，低电平有效。
用于数据总线驱动器的控制信号。
为0时，数据输出有效，与DT/R#配合，用于控制双向数据总线收发器的开与关。
CPU的信号线上，特别是地址、数据、控制线上，通常连接多个器件，也就是说，CPU的每根信号线要带多个负载，为增强其负载能力，通常在CPU的地址、数据、控制线上设计驱动器。
因地址信号采用8282地址锁存器锁存，其本身具有较强的负载能力，所以不再另加驱动器。
数据线驱动一般采用双向数据驱动器8286。
DEN#用作对数据驱动器的使能。
DEN#在存储器或I/O访问周期或中断响应周期都为低电平，即为有效电平。
如果是读周期或者中断响应周期，DEN#从T2状态中开始有效，一直到T4状态中结束；如果是写周期，则从T2状态的开始就是有效电平。
在DMA方式时，DEN#被置为高阻状态。
⑺ALE(Address Latch Enable)（O）：地址锁存使能信号（标号25），输出，高电平有效。
是用来作为地址锁存器的锁存控制信号。
8086的AD15～AD0是地址／数据复用信号，地址信息仅在T1状态有效，为了使地址信号在整个读写周期都有效，通常要用ALE把地址信号锁存在地址锁存器当中为1时，地址锁存允许，高电平有效时，控制将地址存入外部地址锁存器。
⑻NMI(Non-Maskable Interrupt)：非屏蔽中断请求（标号17），输入，上升沿有效。
NMI不受中断允许标志的影响。
当CPU检测到NMI有一个正沿触发的信号以后，CPU执行完当前指令便响应中断类型号为2的非屏蔽中断请求。
为1时，(上升沿)产生不可屏蔽中断请求。
非屏蔽中断是不受中断允许标志IF的影响的，不能用软件进行屏蔽。
⑼INTR(Interrupt Request)：可屏蔽中断请求（标号18），输入，高电平有效。
如果INTR信号有效，当CPU的中断允许标志IF＝1时，CPU结束当前指令后，响应INTR中断。
为1时，产生可屏蔽中断请求。
可屏蔽中断要根据中断允许标志的设置来判断CPU是否能响应中断请求。
当INTR信号有效，同时中断允许标志IF为1的时候，CPU才会响应中断去执行一个中断处理子程序。
需要注意的是，不论是非屏蔽中断还是可屏蔽中断，CPU都是在每条指令的最后一拍去采样中断请求信号的。
如果有中断请求，又符合中断响应条件，CPU将在执行完当前指令之后进入中断响应周期。
也就是说在指令执行中是不可以中断的。
NMI和INTR是8086/8088的两条硬件中断请求输入线。
⑽INTA#(Interrupt Request Ask)中断的响应信号，输出，为0时，CPU对INTR中断的响应。
本信号与INTR构成一对联络信号，INTR请求，INTA#是CPU对INTR请求的回答，为0时表示接受申请。
⑾TEST#(Test)：测试信号（标号23），输入低电平有效。
TEST#信号和WAIT 指令结合起来使用，在CPU执行WAIT指令时，CPU便一直处于空转状态，进行等待。
只有当8086检测到TEST#信号有效时，才结束等待状态，继续执行WAIT之后的指令。