存储器扩展与设计
第7章MCS-51单片机的常用外设扩展
（2）数据线
2732的8位数据线直接与单片机的P0口相连。P0口作 为地址/数据线分时复用。
（3）控制线
CPU执行2732中存放的程序指令时，取指阶段就是对 2732进行读操作。注意，CPU对EPROM只能进行读操作， 不能进行写操作。CPU对2732的读操作控制都是通过控制线 实现的。2732控制线的连接有以下几条：
2.硬件电路 单片机与6116的硬件连接如图7-4所示。
3.连线说明
• 地址线：A0～A10连接单片机地址总线P0.0～P0.7、P2.0、P2.1、P2.2 共11根；
• 数据线：I/O0～I/O7连接单片机的数据线，即P0.0～P0.7；
• 控制线：片选端连接单片机的P2.7，即单片机地址总线的最高位A15； 读允许线连接单片机的读数据存储器控制线；
• 对于没有内部ROM的单片机或者程序较长、片内ROM容 量不够时，用户必须在单片机外部扩展程序存储器。 MCS-51单片机片外有16条地址线，即P0口和P2口，因此 最大寻址范围为64K字节（0000H—FFFFH）。
• 这里要注意的是，MCS-51单片机有一个管脚 EA跟程序存 储器的扩展有关。如果接高电平，那么片内存储器地址范 围是0000H—0FFFH（4K字节），片外程序存储器地址范 围是1000H—FFFFH（60K字节）。如果接低电平，不使 用片内程序存储器，片外程序存储器地址范围为0000H— FFFFH（64K字节）。
1. 芯片选择
单片机扩展数据存储器常用的静态RAM芯片有6116（2K×8 位）、6264（8K×8位）、62256（32K×8位）等。
根据题目容量的要求我们选用SRAM6116，采 用单一+5V供电，输入输出电平均于TTL兼容，具有 低功耗操作方式，管脚如图7-3所示。
存储器电路原理与设计方法
存储器电路原理与设计方法在现代电子设备中，存储器扮演着至关重要的角色。
无论是个人电脑、智能手机还是服务器，都需要大量的存储器来存储和读取数据。
因此，了解存储器电路原理和设计方法对于电子工程师来说至关重要。
本文将重点介绍存储器电路的原理和设计方法。
一、存储器电路概述存储器电路是一种电子器件，用于存储和读取数字信息。
根据存储方式的不同，存储器可以分为随机存取存储器（RAM）和只读存储器（ROM）两种类型。
1. 随机存取存储器（RAM）随机存取存储器是一种能够随机访问数据的存储器。
RAM分为静态随机存取存储器（SRAM）和动态随机存取存储器（DRAM）两种类型。
- 静态随机存取存储器（SRAM）SRAM是一种由触发器构成的存储器，存储单元的电平可以一直保持，不需要周期性地刷新。
它的读写速度快，但占用的面积大，功耗高，成本较高。
- 动态随机存取存储器（DRAM）DRAM是一种使用电容器存储位信息的存储器。
电容器需要周期性地进行刷新，以保持数据的正确性。
DRAM的读写速度较慢，但是具有高集成度、低功耗和低成本的优点。
2. 只读存储器（ROM）只读存储器是一种只允许读取数据而不能写入数据的存储器。
它可以固化程序和数据，常见的类型有只读存储器（ROM）、可编程只读存储器（PROM）、可擦写可编程只读存储器（EPROM）和电可擦写可编程只读存储器（EEPROM）等。
二、存储器电路设计原理1. 存储单元存储器的核心是存储单元，每个存储单元能够存储一个位信息。
存储单元由触发器或电容器构成，使用不同的电路实现存储功能。
2. 地址译码器地址译码器用于将外部地址信号转换为选通存储单元的信号。
地址译码器根据存储器的容量和位数进行设计，能够实现多个存储单元的选择。
3. 复用器和解复用器复用器和解复用器用于将数据输入/输出多路复用到存储器的不同存储单元。
复用器将多个输入数据复用到一个总线上，解复用器将一个总线上的信号解复用到多个输出端口。
MCS-51单片机大容量数据存储器扩展板设计
Ｋｅ ｙ ｗｏｒ ｄ ｓ： ＭＣＳ一５１ ， ｄａ ｔ ａ ｍｅｍＯｒ Ｖ， Ｆ ２ ９Ｃ５１ ００ ４， ｅｘ ｐａ ｎｓ ｉ ｏｎ ｂｏ ａｒ ｄ
Ｆ ２ ９ Ｃ５ １ ０ ０ ４作 为 扩展 存 储 体 。将 数 据 线 和 地 址 线 合 并使 用 ， 对 Ｆ ２ ９ Ｃ ５ １ ０ ０ ４进 行 分 页访 问 ， 解 决 了单 片 机 存储 单 元 及 端 口
不 足 的 问题 ， 释放 了 Ｉ ／ ０ 口。 文 中 以扩 展 ８ ＭＢ的 数 据 存储 器 为例 ， 给 出 了单 片机 扩展 板 的硬 件 电路 和软 件 程 序 。 关键词 ： Ｍ Ｃ Ｓ 一 ５ １ ， 数据存储器 ， Ｆ ２ ９ Ｃ ５ １ ０ ０ ４ ， 扩 展 板
Байду номын сангаас
ＭＣ Ｓ 一 ５ １单 片 机 对 数 据存 储 器 的 扩 展通 常采 用 数 据 总线 和 地址 总线 ， 即Ｐ ０口和 Ｐ ２ 口来 完 成 ， 最大寻址空间可达 ６ ４ Ｋ Ｂ。 随 着单片机应用领域的推广和不断扩大 ， 特 别 是 在 ＧＰ Ｓ数 据 采集
输 出 并 存 放 在 锁 存 器 中备 用 。 Ａ １ ８ 将 锁 存 器 直 接挂 在 数 据 总 线 上 ，并 为其 安 排 一 个 ｌ ／ Ｏ 口地 Ａ １ ６ Ａ １ ５
《 工 业 控 制 计算 机 》 ２ ０ １ ３年 第 ２ ６卷 第 １ 期
ＭＣ Ｓ 一 ５ １ 单片机大容量数据存储器扩展板设计
Ｄｅ ｓ ｉ ｇｎ ｏ ｆ Ｌ ａ ｒ ｇｅ — ｃ ａ ｐ ａ ｃ ｉ ｔ ｙ Ｄａ ｔ ａ Ｍｅ ｍｏ ｒ ｙ Ｅ ｘ ｐ ａ ｎ ｓ ｉ ｏ ｎ Ｂ ｏ ａ ｒ ｄ Ｂａ ｓ ｅ ｄ ｏ ｎ ＭＣＳ－ ５ １ ＭＣＵ
第8章 89C51单片机扩展存储器的设计
8.2 8.2
地址空间分配和外部地址锁存器
8.2.1 8.2.1 存储器地址空间分配 89C51发出的地址是用来选择某个存储器单元 发出的地址是用来选择某个存储器单元， 89C51发出的地址是用来选择某个存储器单元，要完成 这种功能，必须进行两种选择： 这种功能，必须进行两种选择： • “片选”； 片选” • “单元选择”。 单元选择” 常用的存储器地址分配的方法有两种： 1. 常用的存储器地址分配的方法有两种： • 线性选择法（简称线选法）； 线性选择法（简称线选法） • 地址译码法（简称译码法）：部分译码和全译码。 地址译码法（简称译码法） 部分译码和全译码。
8.1.2 8.1.2 构造系统总线 系统扩展的首要问题是构造系统总线； 系统扩展的首要问题是构造系统总线； 构造系统总线 然后再往系统总线上“ 然后再往系统总线上“挂”存储器芯片或I/O接 存储器芯片或I/O接 I/O 口芯片（ 口芯片（“挂”存储器芯片就是存储器扩展， 存储器芯片就是存储器扩展， “挂”I/O接口芯片就是I/O扩展）； I/O接口芯片就是I/O扩展）； 接口芯片就是I/O扩展 89C51扩展的三总线如8 所示。 89C51扩展的三总线如8-2所示。 扩展的三总线如
1.常用的EPROM芯片 1.常用的EPROM芯片 常用的EPROM 引脚功能如下： 引脚功能如下： A0～A15： A0～A15：地址线引脚 D7～D0： D7～D0：数据线引脚 CE*：片选输入端 OE* ：输出允许控制端 编程时， PGM*：编程时，加编程脉冲的输入端 Vpp：编程时，编程电压（+12V +25V Vpp：编程时，编程电压（+12V或+25V）输入端 Vcc：+5V，芯片的工作 工作电压 Vcc：+5V，芯片的工作电压 GND： GND：数字地 NC： NC：无用端
微机原理-第6章(2)
四.扩展存储器设计
Note:8086 CPU同8088 CPU一样，也有20条地址总线，其寻 8086 CPU同 CPU一样 也有20条地址总线， 一样， 20条地址总线 址能力达1MB。不同之处是8086 数据总线是16位的， 16位的 址能力达1MB。不同之处是8086 CPU 数据总线是16位的， 与8086 CPU对应的1MB存储空间可分为两个512kB(524 288 CPU对应的1MB存储空间可分为两个512kB(524 对应的 存储空间可分为两个512 B)的存储体。其中一个存储体由奇地址的存储单元(高字节) B)的存储体。其中一个存储体由奇地址的存储单元(高字节) 的存储体 奇地址的存储单元 组成，另一个存储体由偶地址的存储单元(低字节)组成。 组成，另一个存储体由偶地址的存储单元(低字节)组成。 偶地址的存储单元 前者称为奇地址的存储体，后者称为偶地址的存储体。 前者称为奇地址的存储体，后者称为偶地址的存储体。
≈
0
≈ ≈
0 0
0
0
0
0
0
0
0 1…1
作片外寻址的高位不变地址线全部 参加了译码，这种译码方法称为全 参加了译码，这种译码方法称为全 地址译码方法 方法。 地址译码方法。
片外寻址
四.扩展存储器设计
A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A9~A0 X 0 0 0 0 0 0 0 0 0 0…0
4KB 00000H 00FFFH
≈
●
模块1 模块
计算机组织与结构实验讲义(2014版)
计算机组织与结构实验讲义（2014版）任国林编写东南大学计算机科学与工程学院计算机组织与结构课程实验是为巩固教学效果而设置的，学生可以通过这些实验掌握计算机部件的逻辑组成及其工作原理，熟悉数字电路芯片的使用方法，提高逻辑设计能力，为设计计算机模型机打下基础。
计算机组织与结构课程实验共有4个，分别是运算器组成实验、存储器组成实验、寄存器组成实验、CPU数据通路实验。
所有实验均基于EDA工具Quartus II进行设计和功能仿真，条件允许时基于FPGA芯片进行功能验证。
实验一运算器组成实验一、实验目的（1）熟悉加/减法器的功能及使用方法。
（2）掌握算术逻辑部件(ALU)的功能及其逻辑组成。
（3）加深对运算器工作原理的理解。
二、实验内容（1）掌握Quartus II的使用方法，能够进行数字电路的设计及仿真。
（2）验证Quartus II所提供加/减法器的功能及使用方法。
（3）设计具有加法、减法、逻辑与、逻辑非4种功能的ALU，并进行功能仿真/验证。
三、实验原理及方案运算器是计算机硬件对数据进行加工的重要部件，算术逻辑部件ALU是其核心，还包括存放操作数和运算结果的寄存器/锁存器、存放运算结果状态的触发器等器件。
根据给定控制信号的不同，运算器可以实现不同的运算功能。
为便于运算器组成设计有效进行，先介绍一下Quartus II的使用方法。
1、基于Quartus II的电路设计及仿真方法基于Quartus II，电路设计的主要过程包括：建立工程文件、编辑原理图文件、编译原理图文件，电路仿真的主要过程包括：编辑仿真波形文件、生成功能仿真网表、验证仿真波形正确性。
以功能为Z=X·Y的电路为例，使用Quartus II、采用原理图方法进行电路设计的过程如下：1）建立工程文件：通过主菜单File→New Project Wizard可建立工程文件，包含5个页面的设置。
·第1页为设置工程文件信息，包括工程文件名、工作目录名·第2页为在工程中加入文件，可将已有的GDF文件添加到工程文件中，本例中无·第3页为选择FPGA器件型号，本例中采用Cyclone系列的EP1C6Q240C8芯片·第4页为添加准备使用的EDA工具，通常直接选择Next·第5页为查看、确认工程文件信息，无误时选择Finish即可。
单片机P0口的片外数据存储器扩展设计技巧
单片机P0口的片外数据存储器扩展设计技巧
随着单片机运算速度和处理能力的不断提高，其在各个领域得到更广泛的应用。
然而，随着其应用领域的不断扩大及集成化的不断提高，其内部资源已不能满足实际需求，往往需要对其内部资源进行扩展。
经典的扩展方法主要是通过地址总线、数据总线即P0、P2口，以及控制线ALE等来进行数据或程序存储器的扩展，最大寻址空间可达64KB，但这种方法占用端口较多，在有些情况下不能满足需求。
这里以MCS-8051系列单片机为例，介绍一种新的片外数据存储器扩展方法，仅用单片机的P0口、P1.6及P1.7共10个端口便可实现256KB数据存储器的扩展。
1 总体设计思路
MCS-8051单片机片内部存储空间为256 B，有P0、P1、P2、P3 4个I/O 端口。
实际应用中，其内部存储空间往往不能满足需求，常常会在片外进行扩展。
有别于经典的扩展方法，这里并没有用到P2口，仅用P0口和各个存储器的地址线、数据线连接，组成地址总线和数据总线。
同时将PO口的
P0.0、P0.1和P0.2这3个端口引到译码器件的输入端，译码后作为数据存储器件的片选择控制线，与单片机的其他控制端口一起形成控制总线。
从而通过数据总线、地址总线和控制总线这3个总线实现单片机片外256 KB数据存储器的扩展。
单片机的PO口具备地址总线、数据总线及控制线的功能。
由软件来分时传送地址信号、数据信号和片选择控制信号。
2 硬件接口电路设计
MCS-805l单片机与多片62256数据存储器的扩展电路主要由8片62256型。
基于SPR4096的SPCE061A单片机存储器扩展设计
文章编 号 ： ０ —９４２ ０）６０ ６ — １ １ ４ （ ７ —０ １ ５ ０ ９ ０ ０ ０
基于Ｓ Ｒ Ｏ ６ Ｐ Ｅ ６ 单片机存储器扩展设计 Ｐ ４ ９ 的Ｓ Ｃ Ｏ １ Ａ
刘 晓 东 ， 淑 波 ， 艳 艳 李 施
（ 安徽 工 业大 学 电气 信 息 学 院 ， 鞍 山 ２ ３ ０ ） 马 ４ ０ ２
１ Ｓ ４９ ＰＲ ０ ６芯 片 介 绍
Ｓ Ｒ ０ ６是 凌 阳科 技 公 司研 发 生 产 的 性 价 比 Ｐ ４９
计 了与 Ｓ Ｃ ０ １ Ｐ Ｅ ６ Ａ单 片机 分 别采 用 总线 与 串行 接 口方 式 时的 具 体硬 件 连 接 原 理 图 ，给 出 了 两种 接 口方 式 下Ｓ Ｃ ０ １ Ｐ Ｅ ６ Ａ对Ｓ Ｒ ４ ９ 实现 读 写 控 制 的软 件 设 计要 点及 相 应 的程 序 代 码 。 Ｐ ＿ ６ ０
Ａｂ ｔａ ｔ Ｓ Ｒ４ ９ ｉ ａ ４ ｉ Ｌ Ｈ ｔ ｉ ｈ ｐ ｒｏ ａ ｃ ， ｉ ｈ ｉ ｉ ｅｙ ｕ ｅ ｎ ｖ ｉｅ ａ ｄ ｉ ｇ ｒ ｃ ｓ ｉ ｇ ｓｒ ｃ ： Ｐ ０ ６ ｓ Ｍｂｔ Ｆ ＡＳ ｗｉ ｈ ｇ ｅ ｒ ｎ ｅ ｗｈ ｃ ｓ ｓ ｈ ｆ ｍ ｗ ｄ ｌ ｓ ｄ ｉ ｏｃ ｎ ｍａ ｅ ｐ ｏ ｅ ｓ ｎ ｉ ｄ ｈ ｓ ｐ ｐ ｒ ｐ ｅ ｅ ｔ ｈ ｉ ｐ ｒ ｔ ｅ ｔｒ ｓ ｏ Ｐ ０ ６ ｆ ｌ ．Ｔ ｉ ａ ｅ ｒ ｓ ｎ ｓ ｔ ｅ ｍａ ｎ ｏ ｅ ａｉ ｇ ｆ ａｕ ｅ ｆ Ｓ Ｒ４ ９ ．Ａｃ ｏ ｄｎ ｏ ｔ ｅ ｄ ｆ ｒｎ ｐ ｌ ａ ｉｎ， ｕ ｍｏ ｅ ｎ ｃ ｒ ｉ ｇ ｔ ｈ ｉ ｅ ｅ ｔ ａ ｐ ｉ ｔ ｃ ｏ ｂ ｓ ｍｅ ｒ ｙ ｉ ｔｒ ｃ ｄ ｓ ｒａ ｎ ｅ ｆｃ ａ ｄ ｒ ｉ ｕ ｔ ｅｗｅ ｎ Ｓ Ｒ４ ９ ｎ Ｐ ０ １ ｎ ｅ ｆ ｅ ａ ｅ ｉ ｉ ｔｒ ｅ ｈ ｒ ｗａｅ ｃｒ ｉ ｂ ｔ ｅ Ｐ Ｏ ６ ａ ｄ Ｓ ＣＥ ６ Ａ ａ ｅ ｄ ｓｇ ｅ ｄ ｔｅ ｓ ｆ ｒｅ ｄ 。 ａ ｎ ｌ ａ ｃ ｓ ｒ ｅ ｉｎ ｄ ａ ｈ ｏ ｔ ｎ ｗａ ｅ
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
CS
D7~D0
A12
～
D7 6264
A0 2# ～
D7~D0
CS
D0
举例（2）------全译码选作方式
假设一个微机系统的RAM容量为4KB，采 用1K×8的RAM芯片，安排在64K空间的 最低4K位置， A9～A0作为片内寻址， A15～A10译码后作为芯片寻址
要求：写出解题步骤和画出系统的电路 图。
址和片间寻址地址线如何分配？ 用于片间寻址时，地址线如何译码形成片选信
号？线形译码方式 需要的控制信号的类型及如何与存储器系统中
的芯片相连？ 画出逻辑电路图 写出各存储器芯片的地址范围
A12~A0
A13 M/IO
A12~A0
A12 ～ D7 A0 612#64～
存储器系统的总容量为8K×8，即8K字节 每片RAM芯片的容量为2K×8，即2K字节 所以：需要芯片总数为_____
进行片内寻址和片间寻址地址 线的分配
由于6116芯片有2K个存储单元，所以需 要__11__根地址线，才能选择其中某一个 存储单元
选择8086地址总线A0～A19中的低_A0_~_A_1_0 地址线进行片内寻址
对ROM芯片2732（4K×8），8K字用_4_ 片组成；片内用_1_2_根地址线__A_1~_A_1_2___
对RAM芯片6264（8K×8），8K字用_2_ 片组成；片内用_1_3_根地址线__A_1~_A_1_3___
A0用来作为奇偶存储体的选择信号，不 参与片内寻址！
片间寻址地址线的分配
A19 A18 A17=001时
#1: 24000H~247FFH #2: 24800H~24FFFH #3: 25000H~25700H #4: 25800H~25FFFH
芯片地址有重叠
举例（4）
要求用4K×8的EPROM芯片2732，8K×8 的RAM芯片6264，译码器74LS138构成 8K字ROM和8K字RAM的存储器系统。
偶地址和奇地址存储体的选择
A0和BHE分别选择偶地址和奇地址存储体； 若A0=0选中偶地址存储体，即连接到数
据总线的低8位；若BHE=0选中奇地址存 储体，即连接到数据总线的高8位；若A0 和BHE均为0，两个存储体全选中，读/写 一个字
字、字节读写逻辑
BHE A0
0
0
0
1
1
0
1
1
读/写情况 在偶地址读/写一个字 在奇地址读/写一个字节 在偶地址读/写一个字节
要求：写出解题步骤和画出系统的电路 图。
解题步骤
存储器芯片数目的确定 进行片内寻址和片间寻址地址线如何分配？ 用于片间寻址时，地址线如何译码？ 偶地址和奇地址存储体的选择 需要的控制信号的类型及如何与存储器系统中的
芯片相连？ 画出逻辑电路图 写出各存储器芯片的地址范围
芯片数目及片内寻址
存储器系统的设计
所要考虑的问题
CPU总线的负载能力 CPU的时序和存储器存取速度之间的配合 存储芯片的选取及数目 片内寻址和片间寻址地址线的分配 译码电路的选取（有线性译码、全译码和部分译码
方式） 数据线、控制线的连接
举例说明
举例（1）---线性选择方式
RAM芯片Intel6264容量为8K×8位，用2 片SRAM芯片6264，组成16K×8位的存 储器系统。地址选择的方式是将地址总 线低13位（A12～A0）并行的与存储器芯 片的地址线相连，而CS端与高地址线相 连。
74LS138的输入端C、B、A分别连接地址线 A16~A14，控制端G1、G2A、G2B分别连接M/IO 和A17、A18
74LS138译码器输出Y0、Y1完成ROM和RAM芯 片的选择
由于ROM和RAM芯片容量不同，ROM为4K×8， 需要12根地址线，RAM为8K×8，需要13根地 址线；因此A13和Y0输出进行二次译码，来选择 两组ROM芯片，这样可以保证存储器地址的连 续
无效
奇地址字的读取
BHE A0
数据总线使用情况
先从奇地址读取一个字节，即读取 0 1 数据总线的高8位(D15~D8)，组成字
的低位字节
再从相邻的偶地址读取一个字节， 1 0 即读取数据总线的低8位(D15~D8)，
组成字的高位字节
RAM存储器低8位和高8位的选择
对于第一个RAM芯片6264，由于它有两 个片选端CE1和CE2，因此CE1连到 74LS138的Y1，CE2连到A0，作为偶地址 存储体；
选择8086地址总线A0～A19中的高_A1_1_~_A_19 地址线进行片间寻址
片间寻址地址线的译码
采用部分译码方式：
1# RAM芯片的片选端 2# RAM芯片的片选端 3# RAM芯片的片选端 4# RAM芯片的片选端
每个存储器芯片的地址空间
A19 A18 A17=000时
#1: 04000H~047FFH #2: 04800H~04FFFH #3: 05000H~05700H #4: 05800H~05FFFH
解题步骤
存储器芯片数目的确定 进行片内寻址和片间寻址地址线如何分配？ 用于片间寻址时，地址线如何译码？全译码方
式 需要的控制信号的类型及如何与存储器系统中
的芯片相连？ 画出逻辑电路图 写出各存储器芯片的地址范围
举例（3）------部分译码选择方式
用2K×8的RAM芯片6116和74LS138芯片 设计一个8K×8的存储器系统，使其存储 器空间在24000H~25FFFH
解题步骤
74LS138芯片介绍 存储器芯片数目的确定 进行片内寻址和片间寻址地址线如何分配？ 用于片间寻址时，地址线如何译码形成片选信
号？部分译码方式 需要的控制信号的类型及如何与存储器系统中
的芯片相连？ 画出逻辑电路图 写出各存储器芯片的地址范围
74LS138芯片介绍
存储器芯片数目的确定
对于第二个RAM芯片6264，CE1直接连到 74LS138的Y1，CE2连到BHE，作为奇地 址存储体；
ROM存储器低8位和高8位的选择
74LS138与A13的译码输出有两个信号， 分别选择两个ROM字存储体；
将A0和BHE再与这两个信号进行二次译码， 译出四个信号，分别选择两个字存储体 中的低位字节和高位字节。