第六章时序逻辑电路
《电子技术基础》第6章时序逻辑电路的分析与设计-1
6.1 时序逻辑电路的基本概念
1. 时序电路的一般化模型
I1 Ii
O1
Oj
Sm 特点： Ek 1）时序逻辑电路由组合电路（逻辑门）和存储电路( 一般由触 发器构成) 组成。 2）电路的输出由输入信号和原来的输出状态共同决定.
4/9/2019 12:58:22 PM
… … S1 …
… E1 … …
组合电路
1/0 1/0 1/0
01 01 0/0 10 10
00
11
10
01
0/1 11 11
1/1
0/0
电路进行减1计数 。 电路功能：可逆4进制计数器 Y可理解为进位或借位端。
4/9/2019 12:58:22 PM
D2 Q
n 1
(3) 根据状态方程组和输出方程列出状态表
Sn→Sn+1
S = Q2Q1Q0
Q
n 1 0
Q Q
n 1
n 0
Q
n 1 1
Q
n 0
n 1 Q2 Q1n
状态表
n 1 n n 1 n 1 n Q Q Q Q Q Q 0 1 0 1 2
n 2
(4) 画出状态图 0 1 0 1 0 1 0 1 1 0 0 0 1 0 0 0
存储电路
时序电 路输入 信号
I1
Ii
O1 Oj
组合电路
时序电 路输出 信号
存储电路激 励信号(触发 器的输入)
… …
… …
存储电路输 出信号 (电路状态S) 各触发器的状态Q
S1 Sm …
E1
… Ek
存储电路
各信号之间的逻辑关系方程组为：
O = F1（I，Sn） E = F2
第六章时序逻辑电路作业题解
4
5
1
1
1
0
0
0
Q3 n
Q2 n
Q1 n
Q3n+1
Q2n+1
Q1n+1
J3
K3
J2
K2
J1
K1
0
0
0
0
1
0
0
Φ
1
Φ
0
Φ
0
1
0
0
1
1
0
Φ Φ
Φ Φ
0
1 Φ Φ
Φ
0
1
1
1
0
1
1 Φ
1 Φ
0
1
0
1
1
1
0
0
1
1
1
1
0
1
0
0
Φ Φ
0
Φ
1 Φ
0
Φ Φ
1
0
0
0
0
0
1
0
0
偏 离 态
0
0
1
0
0
0
0 Φ
Φ
0 Φ
Φ
该电路具有自启动性。
图 6.3.1 题 6.6 的状态转移图
22
6.5 八位并行→串行转换
启动 启 动
&
&
在下图基础上增加芯片2 的Q2输出线到与非门，另 外在串行输出端增加两个 DFF和一个或门及与门
0
0
0
0
0
0
0
串输 行出 串行输出
M0
1 CR CP
Q0 Q1 Q2 Q3
Q0 Q1 Q2 Q3 M0 CR CP D SR 1
第6章-时序逻辑电路
6 时序逻辑电路6.1.1 已知一时序电路的状态表如表题6.1.1所示，A为输入信号，试作出相应的状态图。
解：由状态图的概念及已知的状态表，可画出对应的状态图，如图题解6.1.1所示。
6.1.2已知状态表如表题6.1.2所示，输入为X1X0，试作出相应的状态图。
解：根据表题6.1.2所示的状态表，作出对应的状态图如图题解6.1.2所示。
6.1.3已知状态图如图题6.1.3所示，试列出它的状态表。
解：按图题6.1.3列出的状态表如表题解6.1.3所示。
6.1.5 图题6.1.5所示是某时序电路的状态图，设电路的初始状态为01，当序列A=100110（自左至右输入）时，求该电路输出Z的序列。
解：由图题6.1.5所示的状态图可知，当初态为01，输入信号的序列A=100110时，该时序电路将按图题解6.1.5所示的顺序改变状态，因而对应的输出序列为Z=011010。
6.1.6已知某时序电路的状态表如表题6.1.6所示，输入A，试画出它的状态图。
如果电路的初始状态在b，输入信号A一次是0、1、0、1、1、1、1，试求出其相应的输出。
解：根据表题6.1.6所示的状态表，可直接画出与其对应的状态图，如图题解6.1.6（a）当从初态b开始，依次输入0、1、0、1、1、1、1信号时，该时序电路将按图题解6.1.6（b）所示的顺序改变状态，因而其对应的输出为1、0、1、0、1、0、1。
6.2 同步时序逻辑电路的分析6.2.1 试分析图题6.2.1（a）所示时序电路，画出其状态表和状态图。
设电路的初始状态为0，试画出6.2.1（b）所示波形作用下，Q和Z的波形图。
解：由所给电路图可写出该电路的状态方程和输出方程，分别为1n nQ A QZAQ+=⊕=其状态表如表题解6.2.1所示，状态图如图题解6.2.1（a）所示，Q和Z的波形图如图题解6.2.1（b）所示。
6.2.2 试分析图题6.2.2（a）所示时序电路，画出其状态表和状态图。
17第十七讲——第六章 时序逻辑电路的分析与设计4
S3
S4 S5 S6 S7
S4 /0
S5 /1 S5 /1 S7 /1 S6 /1
Sn＋1 Z
S
S1 S2 S3 S4 S5 S6
X
0
S2 /0 S5 /1 S4 /0 S5 /1 S5 /1 S7 /1
1
S3 /0
化简后的状态图为：
Sn＋1 Z
S3 /0
S1 /0 S1 /0
S X
S1 S2
0
S2 /0 S2 /1
0 S S1 S2 / 1 S2 S2 / 1 S3 S3 / 1
Y X
A B C D E
X
1 S2 / 0 S3 / 0 S2 / 1
0 C /1 C /1 B/1 D/1 D/1
1 B/0 E /0 E /0 B/1 B/1
S ( t 1) / Z
Y( t 1) / Z
例2：化简图示原始状态表
后继状态等效
0/0
S1
1/1 1/0 0/0
0/0
S2 1/1 1/0 0/0
S3 0/1
1/1 1/1
S4 0/1
0/0
S5
S6 1/0
S1,S2 1/1 0/1 0/0
次态循环
S3,S4 1/1
S5,S6
在原始状态表中判断状态的等效
X Y
A B C D E
3）后继状态等效，等效。此例 中B和C是否等效，要看E和 Y( t 1) / Z D是不是等效，因为E和D等 效，所以B和C等效。 根据等效的传递性可知，A和B等效，B和C等效，则A和C等效 等效对： (A, B) (B, C) (A, C) (D, E)
次态交错
输入/输出 1/0 S1 S2 1/0 S1,S2
第06章时序逻辑电路习题解
课件主编：徐 梁
习题解
第1题
第8题
第15题
数
字
第2题
第9题
第16题
电
第3题
第10题
第17题
子 技
第4题
第11题
第18题
时序电路分析 时序电路设计 计数器分析设计
术
第5题
第12题
基 础
第6题
第13题
序列信号发生器 VHDL设计
第7题
第14题
★★
A组★ B组★
[题6.1]分析图P 6.1时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程， 画出电路的状态转换图和时序图。
图A 6.4
[题6.5]试分析图P 6.5时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程， 画出电路的状态转换图。A为输入逻辑变量。
解：首先从电路图写出它的驱动方程 D1=AQ2' D2=A(Q1'Q2')'=A(Q1+Q2) 将上式代入D触发器的特性方程后得到电路的状态方程 Q1*=AQ2' Q2*=A(Q1+Q2) 电路的输出方程为 Y=AQ1'Q2 根据状态方程和输出方程画出的状态转换图如图A 6.5所示。
[题6.2]分析图P6.2时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画 出电路的状态转换图，并说明该电路能否自启动。
解：由给定的电路图写出驱动方程为 D1=Q3' D2=Q1 D3=Q1Q2 将驱动方程代入D触发器的特性方程Q*=D，得到电路的状态方程 Q1*=Q3' Q2*=Q1 Q3*=Q1Q2 电路的输出方程为 Y=(Q1'Q3)'=Q1+Q3' 电路的状态转换图如图A 6.2所示，电路能够自启动。
第六章 时序电路
二、时序逻辑电路的分类：
按 动 作 特 点 可 分 为
同步时序逻辑电路
所有触发器状态的变化都是在 同一时钟信号操作下同时发生。
异步时序逻辑电路
触发器状态的变化不是同时发生。
按 输 出 特 点 可 分 为
米利型时序逻辑电路(Mealy)
输出不仅取决于存储电路的状态，而且还 决定于电路当前的输入。
Q2 Q1 Q0
/Y
/0 /0 000→001→011 /1↑ ↓/0
CP Q0 010 Q1 Q2 Y
/0 101 /1 (b) 无效循环
100←110←111 /0 /0 (a) 有效循环
有效循环的6个状态分别是0～5这6个十进制数
字的格雷码，并且在时钟脉冲CP的作用下，这6个
状态是按递增规律变化的，即： 000→001→011→111→110→100→000→… 所以这是一个用格雷码表示的六进制同步加法 计数器。当对第6个脉冲计数时，计数器又重新从 000开始计数，并产生输出Y
Q=0时
LED亮
RD Q0 Q1 D1 Q2 D2 D3 Q3 S1
DIR D0 D1D2D3S0 DIL CLK +5V
74LS194
DIR D0
S0 DIL CLK +5V
清0按键 1秒
S1=0,S0=1
CLK 右移控制
本节小结：
寄存器是用来存放二进制数据或代
码的电路，是一种基本时序电路。任何
画状态转换图
Q3Q2Q1 /Y
000
/1 /1 111
/0
001
/0
010
/0
011 /0
数字电路与逻辑设计微课版(第6章 时序逻辑电路)教案
第6章时序逻辑电路本章的主要知识点时序逻辑电路的基本知识、时序逻辑电路的分析和设计、关于自启动的修正问题、常用的中规模时序电路。
1.参考学时10学时（总学时32学时，课时为48课时可分配12学时）。
2.教学目标（能力要求）●掌握同步时序逻辑电路的分析和设计方法；●掌握电路挂起的修正方法；●掌握常用的中规模时序逻辑电路（计数器、寄存器）的外部特性及使用方法；●掌握脉冲异步时序逻辑电路的分析和设计方法；●掌握中规模时序逻辑电路的分析和设计方法。
3.教学重点●同步时序逻辑电路的设计：包括设计中的原始状态图、状态表、状态化简、状态编码、确定激励函数和输出函数等；●同步时序逻辑电路的自启动的分析：能根据设计好的电路分析电路是否存在自启动的问题，并学会修正它。
●脉冲异步时序逻辑电路的分析和设计方法：了解和同步时序逻辑电路的分析和设计方法的差异性，并熟练掌握脉冲异步时序逻辑电路的分析和设计方法●中规模时序逻辑电路的外部特性及使用方法：通过理论分析来学习常用中规模时序逻辑电路的外部特性及使用方法，通过具体实例来学习中规模时序逻辑电路的分析和设计方法4.教学难点●原始状态图：学生开始不知道如何增加状态，什么时候增加状态●自启动的修正：学生能分析出挂起，但是对于修正比较困难●脉冲异步时序逻辑电路的分析：当脉冲异步时序逻辑电路的存储电路是没用统一时钟端的钟控触发器时，如何分步找到每个触发器的时钟的跳变时刻对学生来说是一大挑战●计数器的使用方法：掌握置数法、清零法、级联法实现任意模的计数器5.教学主要内容（1）时序逻辑电路概述（15分钟）（2）小规模时序逻辑电路分析（120分钟）➢小规模时序逻辑电路的分析方法和步骤➢小规模同步时序逻辑电路的分析➢小规模异步时序逻辑电路的分析（3）小规模时序逻辑电路设计（180分钟）➢小规模时序逻辑电路的设计方法和步骤➢小规模同步时序逻辑电路的设计➢小规模异步时序逻辑电路的设计（4）常用中规模时序逻辑电路（45分钟）➢集成计数器➢寄存器（5）中规模时序逻辑电路的分析和设计（90分钟）➢中规模时序逻辑电路的分析➢中规模时序逻辑电路的设计6.教学过程与方法（1）时序逻辑电路概述（15分钟）简要介绍时序逻辑电路的结构、特点、分类和描述方法等。
数字电路第6章(1时序逻辑电路分析方法)
数字电路第6章(1时序逻辑电路分析方法)1、第六章时序规律电路本章主要内容6.1概述6.2时序规律电路的分析方法6.3若干常用的时序规律电路6.4时序规律电路的设计方法6.5时序规律电路中的竞争-冒险现象1.时序规律电路的特点2.时序规律电路的分类3.时序规律电路的功能描述方法§6.1概述一、时序规律电路的特点1、功能：任一时刻的输出不仅取决于该时刻的输入；还与电路原来的状态有关。
例:串行加法器:两个多位数从低位到高位逐位相加一、时序规律电路的特点2.电路结构①包含存储电路和组合电路，且存储电路必不行少；②存储电路的输出状态必需反馈到组合电路输入端，与输入变量共同确定组合规律的输出。
yi:输出信号xi:输2、入信号qi:存储电路的状态zi:存储电路的输入可以用三个方程组来描述：Z=G(X,Q)二、时序电路的分类1.依据存储电路中触发器的动作特点不同时序电路存储电路里全部触发器有一个统一的时钟源;触发器状态改变与时钟脉冲同步.同步：异步：没有统一的时钟脉冲，电路中要更新状态的触发器的翻转有先有后，是异步进行的。
二、时序电路的分类2.依据输出信号的特点不同时序电路输出信号不仅取决于存储电路的状态，而且还取决于输入变量。
Y=F(X,Q)米利(Mealy)型：穆尔(Moore)型：输出状态仅取决于存储电路的状态。
犹如步计数器Y=F(Q)三、时序规律电路的功能描述方法描述方法3、规律方程式状态转换表状态转换图时序图三、时序规律电路的功能描述方法(1)规律方程式：写出时序电路的输出方程、驱动方程和状态方程。
输出方程反映电路输出Y与输入X和状态Q之间关系表达式；驱动方程反映存储电路的输入Z与电路输入X和状态Q之间的关系状态方程反映时序电路次态Qn+1与驱动函数Z和现态Qn之间的关系三、时序规律电路的功能描述方法(2)状态〔转换〕表：反映输出Z、次态Qn+1和输入X、现态Qn间对应取值关系的表格。
(3)状态〔转换〕图：(4)时序图：反映时序规律电路状态转换规律及相应输入、输出取值关系的有向图形。
第六章 时序逻辑电路的常用功能器件
当前PDF文件使用【皓天PDF打印机】试用版创建
电气工程学院 苏士美
ÿÿ
11
同步二进制计数器
可见： u最低位，每输入一个CP，状态改变一次。 u高位触发器只有在所有低位触发器状态全为1时，在下一个CP到来 时， 状态才改变一次。
状态表：
三位为例
Ø每输入一个脉冲，递减计数。 Ø低位的状态由0→1时，相邻高位的状态改变一次。 其它同加计数，分频器。最小脉冲周期Tmin=ntpd
电气工程学院 苏士美
ÿÿÿÿÿ
2013-11-03
当前PDF文件使用【皓天PDF打印机】试用版创建
9
异步二进制计数器
（3）总结：
电气工程学院 苏士美
駿ÿÿÿ
19
非二进制计数器
状态方程：
Q0n +1 = Q0n Q1n +1 = Q0n Q3n Q1n + Q0nQ1n
n +1 n Q2 = Q0n Q1n ⊕ Q2 n n n n Q3n +1 = Q2 Q1 Q0 Q3 + Q0nQ3n
n+1
Q0 1 1 1 1 1 0 1 0
n+1
001 000 010 011 101 111 110
100
可见：电路为模5，五进制同步可自启动计数器。 有效状态数5个，3个无效状态。
2013-11-03
当前PDF文件使用【皓天PDF打印机】试用版创建
电气工程学院 苏士美
ÿÿÿÿ
※最低位每输入一个脉冲CP，状态改变一次。 ※高位只有在所有低位状态全为“0”时，在下一个CP到来时，状态改变一次。 其它类同加计数。 状态图：Q3Q2Q1Q0→ 0000→1111→1110→1101→1100→……→0001→0000
时序逻辑电路
第6章 时序逻辑电路
20
2）列出电路的状态方程
J1 Q3 K1 1 CP CP 1 J 2 K 2 1 CP2 Q1 J 3 Q1Q2 K 3 1 CP3 CP
Q
n 1
J Q KQ
n
n
Q1n 1 Q1 Q3 n 1 Q2 Q2 n 1 Q3 Q1Q2 Q3
第6章 时序逻辑电路 46
（3）减法计数器 由此得出规律，若用T触发
74LS194
CR DSR D0 D1 D2 D3 DSLGND
5V 1
第6章 时序逻辑电路
SB
清零
34
6.3.2 计数器
计数器是数字系统中使用最多的时序电路。
功能：计算输入脉冲CP的个数；
应用：计数、分频、定时、产生脉冲序列及节拍
脉冲，进行数字运算等。
第6章 时序逻辑电路
35
计数器分类 按计数增减分为
40
第6章 时序逻辑电路
3
6.1 概述
时序逻辑电路的特点：
由组合逻辑电路和存储电路构成，它在某一时
刻的输入状态不仅与该时刻输入信号有关，还
与电路原来的输出状态有关。
第6章 时序逻辑电路
4
时序逻辑电路结构上的特点
1、 包含组合电路和存储电路两部分
2、存储电路的输出反馈到组合电路的输入端。
第6章 时序逻辑电路
6.2.1 同步时序逻辑电路分析方法 时序电路的分析：
找出电路的状态和输出状态在输入变量和时钟 信号的作用下的变化规律，即已知逻辑图说明 其逻辑功能。
步骤 ： 1、写方程：根据逻辑电路图写出各触发器的
时钟方程、驱动方程、输出方程