(完整版)数字电路与逻辑设计试卷

合集下载

湖大数字电路与逻辑设计试卷答案

数字电路与逻辑设计1_3试卷和答案一、填空（每空1分，共45分）1．Gray码也称循环码，其最基本的特性是任何相邻的两组代码中，仅有一位数码不同，因而又叫单位距离码。

2．二进制数转换成十进制数的方法为：按权展开法。

3．十进制整数转换成二进制数的方法为：除2取余法，直到商为0 止。

4．十进制小数转换成二进制数的方法为：乘2取整法，乘积为0或精度已达到预定的要求时，运算便可结束。

5．反演规则：对于任意一个逻辑函数式F，如果将其表达式中所有的算符“·”换成“+ ”，“+ ”换成“·”，常量“0”换成“ 1 ”，“ 1 ”换成“0”，原变量换成反变量，反变量换成原变量，则所得到的结果就是。

称为原函数F的反函数，或称为补函数6．n个变量的最小项是n个变量的“与项”，其中每个变量都以原变量或反变量的形式出现一次。

对于任何一个最小项，只有一组变量取值使它为 1 ，而变量的其余取值均使它为0 。

7．n个变量的最大项是n个变量的“或项”，其中每一个变量都以原变量或反变量的形式出现一次。

对于任何一个最大项，只有一组变量取值使它为0 ，而变量的其余取值均使它为 1 。

8．卡诺图中由于变量取值的顺序按格雷码排列，任何几何位置相邻的两个最小项，在逻辑上都是相邻的。

，保证了各相邻行(列)之间只有一个变量取值不同。

9．卡诺图化简逻辑函数方法：寻找必不可少的最大卡诺圈，留下圈内没有变化的那些变量。

求最简与或式时圈 1 、变量取值为0对应反变量、变量取值为1对应原变量；求最简或与式时圈 0 、变量取值为0对应原变量、变量取值为1对应反变量。

10．逻辑问题分为完全描述和非完全描述两种。

如果对于输入变量的每一组取值，逻辑函数都有确定的值，则称这类函数为完全描述逻辑函数。

如果对于输入变量的某些取值组合逻辑函数值不确定，即函数值可以为0，也可以为1(通常将函数值记为Ø或×)，那么这类函数称为非完全描述的逻辑函数。

(完整版)专升本《数字电路与逻辑设计》考试答案

[试题分类]:专升本《数字电路与逻辑设计》_08007750[题型]:单选[分数]:21.二进制数-0110的反码是（最高位是符号位）（）A.11010B.00110C.11001D.10110答案:C2.如果状态A 与B ，C 与D 分别构成等效对，那么能构成状态等效类的是（）A. ABCB.BCDC.ABD.ABCD答案:C3.移位寄存器74194工作在左移串行输入方式时， S1 S0的取值为( )A.00B.11C.01D.10答案:D4.三变量构成的逻辑函数的最小项m1和最小项m7一定满足 ( )A.B.C.D.答案:C5.十进制数12.75用二进制表示应为:（） 17m 1m +=71m m =0m 71=•m 71m m =A.1100.01B. 1100.11C.1010.10D.1010.011答案:B6.8421 BCD 码01010001.0101对应的二进制数为 ( )A.100100.01B.101110.01C.110011.10D.110110.10答案:C7.下图为OC 门组成的线与电路其输出F 为( ) A.B.0C.1D.答案:C8.要求RS 触发器（R 、S 均为高电平有效）状态由0 →1，其输入信号为（）。

A.RS=01B.RS=10C.RS=d1D.RS=d0答案:A9.逻辑函数等于（）A.1B.B B A •B )(B A A F ⊕⊕=C.0D.答案:B10.函数，则其反函数( )A.B.C.D.答案:D11.JK 触发器的J ＝K ＝1, 当触发信号到来时，输出次态Qn+1为:() A.与现态相反B.0C.1D.不变答案:A12.逻辑函数F(A,B,C) = AB ＋BC+AC 的标准表达式是( )A.∑m(0,1,2,4)B.∏m(1,3,5,7)C.∑M(0,2,4,6)D.∑m(3,5,6,7)答案:D13.四个变量可以构成多少个最小项？（）A.15个B.16个C.8个D.4个答案:BB F(X Y Z)m(467)=∑,,，，F(X Y Z)=,,m(0,2,6)∑m(467)∑，，m(0,4,5,6)∑m(0,1,2,3,5)∑14.电源电压为+12V 的555集成定时器中放电三极管工作在截止状态，输出端OUT 为1时，其TH 和TR 的输入电压值分别为 ( )A.TH 和TR 均小于B.TH 和TR 均大于C.，D.，答案:C15.设计—个1位十进制计数器至少需要多少个触发器？() A.6个B.3个C.10个D.4个答案:D16.T 型触发器当时钟脉冲输入时，其输出状态（）A.保持不变B.在T=1时会发生改变C.随时间改变D.等于输入端T 的值答案:B17.无符号位的十六进制数减法(A9)l6-(8A)16= （）A.(19)16B.(1F)l6C.(29)16D.(25)16答案:B18.十进制数15用2421 BCD 码可以表示为（）。

数字电路与逻辑设计期末测验考试试卷H卷

数字电路与逻辑设计期末考试试卷（H卷）一．选择题（下列每题有且仅有一个正确答案，每题2分，共20分）1．N个触发器可以构成能寄存位二进制数码的寄存器。

A.N-1B.NC.N+1D.2N2．一个触发器可记录一位二进制代码，它有个稳态。

A.0B.1C.2D.3E.43．存储8位二进制信息要个触发器。

A.2B.3C.4D.84．把一个五进制计数器与一个四进制计数器串联可得到进制计数器。

A.4B.5C.9D.205．下列逻辑电路中为时序逻辑电路的是。

A.变量译码器B.加法器C.数码寄存器D.数据选择器6．N个触发器可以构成最大计数长度（进制数）为的计数器。

NA.NB.2NC.N2D.27．N个触发器可以构成能寄存位二进制数码的寄存器。

A.N-1B.NC.N+1D.2N8．五个D触发器构成环形计数器，其计数长度为。

A.5B.10C.25D.329．欲设计0，1，2，3，4，5，6，7这几个数的计数器，如果设计合理，采用同步二进制计数器，最少应使用级触发器。

A.2B.3C.4D.810．8位移位寄存器，串行输入时经个脉冲后，8位数码全部移入寄存器中。

A.1B.2C.4D.811．要产生10个顺序脉冲，若用四位双向移位寄存器CT74LS194来实现，需片。

A.3B.4C.5D.1012．若要设计一个脉冲序列为1101001110的序列脉冲发生器，应选用个触发器。

A.2B.3C.4D.1013．随机存取存储器具有功能。

A.读/写B.无读/写C.只读D.只写14．只读存储器ROM在运行时具有功能。

A.读/无写B.无读/写C.读/写D.无读/无写15．只读存储器ROM中的内容，当电源断掉后又接通，存储器中的内容。

A.全部改变B.全部为0C.不可预料D.保持不变16．随机存取存储器RAM中的内容，当电源断掉后又接通，存储器中的内容。

A.全部改变B.全部为1C.不确定D.保持不变17．一个容量为512×1的静态RAM具有。

数字电路与逻辑设计考试试卷

《数字电路与逻辑设计》考试试卷（闭卷时间120分钟）考场登记表序号一、填空题（每空2分，共18分）1. 十进制数24.36对应的8421BCD 码为。

2. 设计移存型序列信号发生器，产生序列00010111，至少需要个D 触发器。

3. 要构成32K ×16位的RAM ，需要片8K ×8 位的RAM 芯片，需要_ __根地址线。

4. 避免竞争冒险的常用方法为引入选通脉冲、以及。

5. C MO S 多余输入端不能处理。

6. 在施密特触发器、单稳态触发器和多谐振荡器中，有两个稳定状态的是，没有稳定状态的是。

二、计算画图题（每题6分，共18分）1．用公式法化简函数()()()F A A B BC A B B A C =++++⊕。

2. 写出逻辑函数F ABCD ACD BD =++以及反函数、对偶函数的最小项表达式。

3. 已知主从JK 触发器输入端J 、K 和CP 的电压波形如图1所示，试画出Q 端对应的电压波形。

设触发器的初始状态为0。

图1三、分析题（每题12分，共24分）院/系年级专业姓名学号答题勿超装订线 ------------------------------装---------------------------------------------订----------------------------------------线----------------------------------------1.分析图2中所示时序电路的逻辑功能。

要求分别给出驱动方程，状态转移方程，输出方程，并列出状态转移表。

图22. 分析图3所示由集成4位二进制计数器74LS161和集成2线-4线译码器构成的电路。

设时钟频率f cp = 90KHZ，说明当译码器的地址输入AB分别为00、01、10、11时，74LS161的输出频率f各是多少？下面给出了74LS161的功能表。

《数字电路与逻辑设计》期中考试试卷

8、在下列逻辑运算式中，（）是“或非”逻辑运算。 A、Y A B B、Y=A·B C、Y=
AB
D、Y= A
9、逻辑函数 F=A+BC=（）。 A、A+B ； B、A+C； C、（A+B）(A+C)；D、B低电平用逻辑 0 表示，这种表示方法称为（）体制。 A、正逻辑； B、负逻辑； C、1 逻辑；D、0 逻辑
_
5、下列数据中，数值最小的是（）。 A、（19）16；B、（10011）2；C、（26）8；D、（17）10 。 6、组合逻辑电路的特点是（）。 A.含有记忆元件； C.电路输出与以前状态有关； B.全部由门电路组成输入； D.输出、输入间有反馈通路。
7、在下列逻辑电路中，不是组合逻辑电路的是（）。 A、译码器； C、全加器； B、编码器； D、寄存器。
《数字电路与逻辑设计》期中考试试卷
一、单项选择题（每题 2 分，共 20 分） 1、逻辑函数 F A ( A B) （） A．0；B. B ； C. A B ；D. AB AB 。 2、逻辑函数 F=AB+C 的真值表中，F=1 的个数有（）。 A．1； B .2；C.7；D.5 .； 3、四选一数据选择器，AB 为地址信号，D0=D3=1，D1=C，D2= C ，当 AB=00 时，输出 F=（）。 A．1； B.0； C.C； D. C 4、在七段 LED 数字显示器中，如要显示 7 时，对于共阴极结构的显示器而言，abcdefg 的编码为（）。 A、0110000； B、1110000； C、 1111000； D、1111110
��1 = �� + AB�� 2 = （0，3，4，7）

(完整版)数字逻辑设计试题中文+答案

2003数字逻辑考题一填空题（每空1分，共15分） 1 [19]10=[ 11010 ]Gray （假设字长为5bit ）2 若X=+1010，则[X]原=（ 00001010 ），[-X]补=（ 11110110 ），（假设字长为8bit ）3 [26.125]10=[ 1A.2 ]16=[ 00100110.000100100101 ]8421BCD4 65进制的同步计数器至少有( 7 )个计数输出端。

5 用移位寄存器产生11101000序列，至少需要( 3 )个触发器。

6 要使JK 触发器按'*Q Q =工作，则JK 触发器的激励方程应写为(1,1 )；如果用D 触发器实现这一转换关系，则D 触发器的激励方程应写为( Q ’)。

7 在最简状态分配中，若状态数为n ，则所需的最小状态变量数应为（[log 2n] ）。

8 有n 个逻辑变量A ，B ，C ….W ，若这n 个变量中含1的个数为奇数个，则这n 个变量相异或的结果应为（ 1 ）。

9 一个256x4bit 的ROM 最多能实现（ 4 ）个（ 8 ）输入的组合逻辑函数。

10 一个EPROM 有18条地址输入线，其内部存储单元有（ 218）个。

11 所示CMOS 电路如图Fig.1，其实现的逻辑函数为F=（ A NAND B (AB)' ）（正逻辑）。

二判断题（每问2分，共10分） 1 （ T ）计数模为2n 的扭环计数器所需的触发器为n 个。

2 （ F ）若逻辑方程AB=AC 成立，则B=C 成立。

3 （ F ）一个逻辑函数的全部最小项之积恒等于1。

4 （ T ）CMOS 与非门的未用输入端应连在高电平上。

5 （ F ）Mealy 型时序电路的输出只与当前的外部输入有关。

Fig.1三（16分）1 化简下列函数（共6分，每题3分） 1） ()()∑=15,13,11,10,9,8,7,3,2,0,,,m D C B A F 2） ()()()∑∑+=14,5,3,013,12,10,8,6,1,,,d m D C B A FF+E D解：(a) (b)2．分析下图所示的同步时序电路（10分）1）写出触发器的输入激励表达式，输出表达式和状态转换表（或状态转换图）； 2）说明该电路实现什么功能？解：(a)010*'0*''111111101101J J Q X Q QQ J Q J Q J Q Q Q X Z Q Q ==⊕∴==⋅+⋅=⊕=⊕⊕=⋅(b) X=0时，电路为四进制加法计数器；X=1时，电路为四进制减法计数器。

数字电路与逻辑设计试卷

《数字逻辑电路》习题及参考答案一、单项选择题 1．下列四个数中最大的数是( B )

A.(AF)16 B.(001010000010)8421BCD

C.(10100000)2 D.(198)10

2．将代码(10000011)8421BCD 转换成二进制数为（ B ）

A.(01000011)2 B.(01010011)2

C.(10000011)2 D.(000100110001)2

3．N 个变量的逻辑函数应该有最小项（ C ）

A.2n 个 B.n2 个 C.2n 个 D. (2n-1)个 4．下列关于异或运算的式子中，不正确的是( B )

A.A  A=0 B. A  A =0

C.A  0=A D.A  1= A 5．下图所示逻辑图输出为“1”时，输入变量（ C ） ABCD 取值组合为 A．0000 B．0101 C．1110 D．1111 6．下列各门电路中，( B )的输出端可直接相连，实现线与。 A.一般 TTL 与非门 B.集电极开路 TTL 与非门 C.一般 CMOS 与非门 D.一般 TTL 或非门 7．下列各触发器中，图( B )触发器的输入、输出信号波形图如下图所示。

8．n 位触发器构成的扭环形计数器，其无关状态数有( B )个。 A.2n-n B.2n-2n C.2n D.2n-1 n

9．下列门电路属于双极型的是( A ) A.OC 门 B.PMOS C.NMOS D.CMOS 10．对于钟控 RS 触发器，若要求其输出“0”状态不变，则输入的 RS 信号应为( A ) A.RS=X0 B.RS=0X C.RS=X1 D.RS=1X 11．下列时序电路的状态图中，具有自启动功能的是( B )

12．多谐振荡器与单稳态触发器的区别之一是( C ) A.前者有 2 个稳态，后者只有 1 个稳态 B.前者没有稳态，后者有 2 个稳态 C.前者没有稳态，后者只有 1 个稳态 D.两者均只有 1 个稳态，但后者的稳态需要一定的外界信号维持 13．欲得到 D 触发器的功能，以下诸图中唯有图（ A ）是正确的。

1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

一．选择题（在每题的备选答案中选出一个正确的答案，并将正确答案的号码填在题干的括号内。

1．在逻辑关系中，决定事物结果的诸条件中，只需有任何一个知足，结果就会发生的逻辑关系是（）
A ．与关系
B ．或关系C．非关系D．与或非关系
2．以下图电路，输出Y 为（）
A． 0B．1C．AB D ．高阻态3．已知 Y1AB，Y2 A B ，则Y1和Y2知足逻辑关系（）。

A．Y1Y2B．Y1Y2C．Y1Y21D．Y1Y20
4．某二位时序电路的状态变换图以下所示，从该图中能够判断这是一个（）计数器。

A ．二进制加法
B ．二进制减法C．二位环型 D ．三进制
5．图中所示电路的逻辑功能是（）
A ． CMOS反相器B．传输门C．多谐振荡器D．单稳态触发器
6．以下四个储存器中，储存容量最大的是（）
A ． 1024× 2
B ．1024× 4C． 2048× 2 D ．4096× 2
7．在逻辑关系中，决定事物结果的诸条件均知足，结果才会发生的逻辑关系是（
）
A ．与关系
B ．或关系C．非关系D．与或非关系
8．已知Y1AB,Y2 A B ,则 Y1和Y2知足逻辑关系（）
A．Y1Y2B．Y1Y2C．Y1Y20D． Y1Y2 A B 9．以下图电路实现的逻辑关系是（）
A．Y=0B． Y=A C．Y A B D．Y A B
10．在数字系统中，将两个n位二进制数 A 、B 进行比较，以鉴别其大小的逻辑电路称为（）
A ．加法器
B ．译码器C．数据比较器D．数据选择器
11．将 D触发器接成以下图电路，则Q n+1 =（）
A ．Q n
B ．C． 0 D ．1
12．1024×4位的RAM有（）位数据线。

A ．1024B． 10C． 8D． 4
二．填空题
1．八进制数52，其对应的二进制数为。

2．在数字电路中，能够起信号传输开关作用的电路是。

3．三态门有三种输出状态，分别是：0、 1 和。

4．在数字系统中 , 有多个信号同时出现, 对此中高优先级的信号进行编码, 达成这一功能的电路称为。

5．拥有记忆作用的基本逻辑单元称为。

6.JK 触发器拥有置0、置 1、保持和的功能。

7.在数字系统中，常用作计数、分频和准时的时序逻辑电路是。

8.将数字信号变换成模拟信号的过程称为，达成变换的电路简称为：。

9.施密特触发器的主要应用有：波形变换、波形整形和。

10． ROM 的电路构造包括：地点译码器、和。

11．十六进制数 B4 ，其对应的二进制数为。

12．逻辑函数Y AB AB 的最简式是Y=。

13．在门电路中，往常把U OH称为。

14．集电极开路门（OC 门）的典型应用有：、电平变换和实现总线传输。

15． D 触发器拥有置0 和的功能。

16．在数字电路中，任何时辰的输出状态仅决定于该时辰输入信号的状态，而与信号作用前电路的状态没关。

这类电路称为。

17．时序逻辑电路中，按功能分类可分为：计数器和。

18．存放器按功能区分，可分为：数码存放器和。

三．计算与化简
1.进行以下数制变换
（ 82 ）10=（） 2
（ 11010110） 2 =() 16
2.将函数化简为最简与或式
Y1(A C)AC A(B C)B
3.将函数化简为最简与或式
Y2AB AC BC CD D
4.用卡诺图法将函数化简为最简与或式
Y3(A, B,C,D)m(2,3,6,7,8,9,12,13,14,15)
5.将函数化简为最简与或式
Y1AB AB B(A C)
6.将函数化简为最简与或式
Y2ABC D ABCD A BC
7.用卡诺图法将函数化简为最简与或式
Y3(A, B,C,D)m(2,3,6,7,8,9,10,12,13,15)
8.进行以下数制变换
（ 74 ）10=（） 2
（ 1001101100） 2 =() 16
四．剖析题
1．写出如图TTL 电路的输出逻辑表达式。

2．剖析以以下图所示 TTL 电路，写出其输出的逻辑表达式。

给出输入 A 、 B、 C 波形以下，画输出波形。

（ 2）给出3．以下图电路是边缘JK 触发器，要求：（1）写出触发器的次态逻辑表达式；
CP 的波形以下，画出触发器的状态波形。

设触发器初始状态为0。

4．四选一数据选择器功能表及电路连结图以下所示，写输出函数 F 的逻辑表达式，并将函
数 F 化简成最简表达式。

5.同步十六进制计数器 74LS161 组成电路以以下图所示。

要求：画出电路的状态变换图，说
明该电路的逻辑功能。

五．剖析题以下图ROM ，
（ 1）ROM 的储存容量是：
（ 2）ROM 的地点线为：位；位线为：位
（ 3）剖析如图逻辑电路，写出其逻辑表达式，并化简为最简与或式。

六．计算题
1．八位 ADC输入满量程为5V ，当输入为电压时，计算其输出的数字量D
2．以下图电路为集成555 准时器组成的施密特触发器。

请计算（1）该电路的正向阈值电压和负向阈值电压；（2）给出输入波形以下（信号幅度为15V ），画出输出V O的波形。

设：V CC=15V。

七．设计题（每题8 分，共 16 分）
1．设计一个知足所列真值表的逻辑电路。

要求：（1）写出输出Y 的逻辑表达式；（ 2）写出Y的最简逻辑表达式，并用最少的门电路画出逻辑电路图。

A B C Y
0000
0011
0100
0111
1000
1011
1101
1111
2.图为 3 线 -8 线译码器 74LS138。

请用该器件设计题中给出的逻辑函数。

要求写出设计过
程；画电路连结图（可直接在给出的逻辑器件上画）
Y AB BC ABC。